专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2021048555A 信号生成システム、及び、信号生成方法审中-公开
公开(公告)号：JP2021048555A
公开(公告)日：2021-03-25
申请号：JP2019171518
申请日：2019-09-20
申请人： NECプラットフォームズ株式会社
发明人：西川敏明
IPC分类号： H03L7/00 , H03L7/07 , H03L7/095 , H03L7/14
摘要：【課題】複数の基準クロックから出力クロックを生成する場合に、その出力クロックの位相変動を低減させることができる信号生成システムを提供する。【解決手段】第1PLLは、入力した第1基準クロックに同期した第1PLL出力信号を生成し、第1基準クロックが切断された場合、第1基準クロックとは別の入力した第2基準クロックに同期した第1PLL出力信号を生成し、第2PLLは、複数の分周器を備えるPLLであって、入力した第1基準クロックに係る状態を保持するとともに第1基準クロックに同期した第2PLL出力信号を生成し、第1基準クロックが切断された場合、保持した前記状態に基づいて生成した第2PLL出力信号を出力し、第1基準クロックが切断された後に、第1PLL出力信号と第2PLL出力信号とが非同期となった場合、第2PLL出力信号を変化させ、位相・周波数検出器は、複数の分周器の出力のうちの1つを選択させる。【選択図】図8

2. 发明专利

JP6648218B2 位相ロックループ(PLL)アーキテクチャ有权
公开(公告)号：JP6648218B2
公开(公告)日：2020-02-14
申请号：JP2018150127
申请日：2018-08-09
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：ケネス・ルイス・アークディア , ジェフリー・アンドリュー・シャファー , ブペシュ・パンディタ
IPC分类号： H03L7/093 , H03L7/07

3. 发明专利

JP6615406B2 IQ信号源有权
公开(公告)号：JP6615406B2
公开(公告)日：2019-12-04
申请号：JP2019504269
申请日：2017-03-10
申请人：三菱電機株式会社
发明人：平井暁人 , 下沢充弘
IPC分类号： H03L7/08 , H03L7/07

4. 发明专利

JPWO2018163405A1 IQ信号源审中-公开
公开(公告)号：JPWO2018163405A1
公开(公告)日：2019-11-07
申请号：JP2017009727
申请日：2017-03-10
申请人：三菱電機株式会社
发明人：平井暁人 , 下沢充弘
IPC分类号： H03L7/08 , H03L7/07
摘要： IQ信号源(100)は、第1VCO(1)及び第2VCO(2)を有し、第1VCO(1)と第2VCO(2)とが互いに電気的に結合することによりI信号及びQ信号を出力するQ−VCO(3)と、I信号又はQ信号の周波数とIQ信号源(100)の外部から入力された参照信号の周波数とを比較して、当該比較の結果に応じた電圧を出力する第1PLL(10)と、IQ位相差を検出して、IQ位相差に応じた電圧を出力する第2PLL(9)と、を備え、第1PLL(10)の出力電圧及び第2PLL(9)の出力電圧に応じてIQ位相差が90度に収束するものである。

5. 发明专利

JP2017123631A 回路装置、発振器、電子機器及び移動体审中-公开
公开(公告)号：JP2017123631A
公开(公告)日：2017-07-13
申请号：JP2016137666
申请日：2016-07-12
申请人：セイコーエプソン株式会社
发明人：米澤岳美
IPC分类号： H03B5/32 , H03L7/08 , H03L7/07
摘要：【課題】ノイズが少ないクロック信号等の生成が可能な回路装置、発振器、電子機器及び移動体等の提供。【解決手段】回路装置は、デジタルI/F部30と、処理部50と、発振信号を生成する発振信号生成回路140と、発振信号の周波数を逓倍したクロック信号を生成するクロック信号生成回路160と、デジタルI/F部30、発振回路150、クロック信号生成回路160の接続用の第1、第2、第3の端子群TG1、TG2、TG3を含む。第1の端子群TG1は、回路装置の第1の辺SD1に沿った第1の端子領域AT1に配置され、第3の端子群TG3は、第2、第3、第4の端子領域AT2、AT3、AT4のうちのいずれかの端子領域に配置される。【選択図】図5

6. 发明专利

JP6006323B2 電子発振回路有权
标题翻译：电子振荡电路
公开(公告)号：JP6006323B2
公开(公告)日：2016-10-12
申请号：JP2014538741
申请日：2012-09-20
申请人：アンハーモニックビー.ヴイ. , ANHARMONIC B.V.
发明人：モンターニュ,アントニウスヨハネスマリア
IPC分类号： H03L1/02 , H03L7/07
CPC分类号： H03L7/02 , H03B27/00 , H03B5/36 , H03L1/026

7. 发明专利

JP4992020B2 Delay lock loop and a method for clock generation 有权
公开(公告)号：JP4992020B2
公开(公告)日：2012-08-08
申请号：JP2004192845
申请日：2004-06-30
申请人：エスケーハイニックス株式会社SK hynix Inc.
发明人：鍾太郭
IPC分类号： G06F1/06 , G11C11/4076 , G11C11/407 , H03K5/135 , H03K5/26 , H03L7/07 , H03L7/081 , H03L7/087
CPC分类号： H03L7/07 , H03L7/0812 , H03L7/087

8. 发明专利

JP4787395B2 Display device 有权
公开(公告)号：JP4787395B2
公开(公告)日：2011-10-05
申请号：JP2000056715
申请日：2000-03-02
申请人： Necディスプレイソリューションズ株式会社
发明人：幸一郎原 , 泰夫村上
IPC分类号： G09G3/20 , G09G3/36 , H03L7/07 , H03L7/081 , H03L7/091 , H04N5/06 , H04N5/12 , H04N5/66
CPC分类号： H03L7/091 , G09G5/008 , H03L7/07 , H03L7/0812 , H04N5/126
摘要： An object is to eliminate the effect of jitter in a sampling clock to realize proper sampling of a video signal. An A/D converter (1) samples a video signal in synchronization with a sampling clock (VCLK) at a rate of a period which is ½ times the video period. The phase of the sampling clock (VCLK) is corrected in a phase correcting circuit (9). The sampled signals are held alternately as data (DL) and (DR) in two latches (14) (15). A data switching portion (16) selects output signals from one of the two latches (14) and (15). A calculating portion (21) calculates an absolute difference value (DeltaD) between the data (DL) and (DR) in each video period. A calculating portion (22) calculates a maximum value (Dmax) among the absolute difference values (DeltaD) in one frame. A phrase control portion (19) controls the phase correcting circuit (9) and the data switching portion (16) so that a video signal processing circuit (2) can receive sampled signals which are sampled signals which are sampled at a phase corresponding to the center of a rising transition which the maximum value (Dmax) makes as the phase varies.

9. 发明专利

JP2011019281A Frequency-multiplying delay locked loop 有权
标题翻译：频率延迟延迟锁定环
公开(公告)号：JP2011019281A
公开(公告)日：2011-01-27
申请号：JP2010210865
申请日：2010-09-21
申请人： Mosaid Technol Inc , モーセッド・テクノロジーズ・インコーポレイテッドMosaid Technologies 1ncorporated
发明人： DEMONE PAUL W
IPC分类号： G11C11/407 , H03K5/00 , G06F1/08 , H03K5/133 , H03K5/135 , H03K5/15 , H03L7/07 , H03L7/08 , H03L7/081 , H03L7/16
CPC分类号： H03L7/06 , H03K5/00006 , H03K5/15046 , H03L7/07 , H03L7/0812 , H03L7/0814 , H03L7/089 , H03L7/16
摘要： PROBLEM TO BE SOLVED: To provide a frequency multiplier circuit which can generate an interface clock or an internal clock serving as a multiple of an external clock.SOLUTION: The frequency multiplier circuit (100) includes a delay line and a clock combining circuit (TOG). The delay line receives at one end thereof a reference clock (102) and generates clock tap outputs from a plurality of period matched delay elements (101). The clock combining circuit (TOG) is responsive to pairs of tap outputs and generates a rising and falling edge of an output clock pulse from the respective tap outputs. An output clock period is shorter than an input clock period. The delay line may be included in a delay-locked loop so as to match the period of the delay elements (101). Further, a plurality of combining circuit cells (TOG) are provided, each having inputs respectively coupled to ones of a predetermined number of delay stage tap outputs and providing complementary outputs. A selector (106) selects an output from one of a pair of complementary outputs of one of the combining cells in response to a selection control signal from a phase detector (112).
摘要翻译：要解决的问题：提供一种可产生接口时钟或内部时钟作为外部时钟的倍数的倍频电路。解码器：倍频电路（100）包括延迟线和时钟组合电路（TOG ）。延迟线在其一端接收参考时钟（102），并从多个周期匹配延迟元件（101）产生时钟抽头输出。时钟组合电路（TOG）响应于抽头输出对，并从各个抽头输出产生输出时钟脉冲的上升沿和下降沿。输出时钟周期短于输入时钟周期。延迟线可以包括在延迟锁定环路中，以便与延迟元件（101）的周期相匹配。此外，提供了多个组合电路单元（TOG），每个组合电路单元具有分别耦合到预定数量的延迟级抽头输出中的一些并提供互补输出的输入。响应于来自相位检测器（112）的选择控制信号，选择器（106）从组合单元之一的一对互补输出中的一个选择输出。

10. 发明专利

JP4526194B2 Oversampling clock recovery method and circuit 有权
公开(公告)号：JP4526194B2
公开(公告)日：2010-08-18
申请号：JP2001003667
申请日：2001-01-11
申请人：ルネサスエレクトロニクス株式会社
发明人：中村　　聡
IPC分类号： H03K5/15 , H04L7/033 , H03L7/07 , H03L7/081 , H03L7/087 , H03L7/091 , H03L7/099
CPC分类号： H03L7/091 , H03L7/07 , H03L7/0814 , H03L7/087 , H03L7/0995 , H04L7/0337

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式