会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 5. 发明授权
      US5265235A Consistency protocols for shared memory multiprocessors 失效
    • Consistency protocols for shared memory multiprocessors
    • 共享内存多处理器的一致性协议
    • US5265235A
    • 1993-11-23
    • US23854
    • 1993-02-26
    • Pradeep S. Sindhu , Cesar B. Douady
    • Pradeep S. Sindhu , Cesar B. Douady
    • G06F12/08 , G06F12/00 , G06F13/14 , G06F15/16
    • G06F12/0833
    • A shared memory multiprocessor having a packet switched bus, together with write back caches for connecting individual processor to that bus, employs a consistency protocol that permits the caches to store multiple copies of read/write data at identical physical addresses for use as needed by the respective processors. The protocol causes the hardware to automatically and transparently maintain the consistency of this data. To that end, the caches detect when a datum becomes shared by monitoring the traffic on the bus, thereby enabling them to broadcast an updating write on the bus whenever their respective processors issue a write to a shared address. If desired, this protocol may be extended to include an advisory invalidate for reducing the amount of address sharing that occurs, thereby enhancing the efficiency of the protocol. The protocol maintains a consistent view of memory for the processors, while permitting I/O devices to have direct access to the memory system.
    • 具有分组交换总线的共享存储器多处理器以及用于将单个处理器连接到该总线的回写高速缓存使用一致性协议，其允许高速缓存在相同的物理地址处存储读/写数据的多个副本，以供根据需要使用 各自的处理器。 该协议使硬件自动和透明地保持这些数据的一致性。 为此，高速缓存通过监视总线上的流量来检测数据何时被共享，从而使得它们能够在总线上广播更新写入，只要它们各自的处理器对共享地址进行写入。 如果需要，该协议可以被扩展以包括用于减少发生的地址共享的量的咨询无效，从而提高协议的效率。 该协议保持对处理器的一致的存储视图，同时允许I / O设备直接访问存储系统。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US5123101A Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss 失效
    • Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss
    • 用于共享存储器的多地址空间映射技术，其中处理器在翻译器未命中时操作故障处理程序
    • US5123101A
    • 1992-06-16
    • US399417
    • 1989-08-23
    • Pradeep S. Sindhu
    • Pradeep S. Sindhu
    • G06F12/10
    • G06F12/1036
    • Virtual addresses from multiple address spaces are translated to real addresses in main memory by generating for each virtual address an address space identifier (AID) identifying its address space. Then, the virtual address and its AID are used to obtain the real address. The address spaces include a shared address space, from which the processor can provide a virtual address at any time, as well as switched address spaces, from one of which the processor can provide a virtual address at a given time. A dedicated VLSI map cache translates by keeping the most recently accessed mapping entries, each of which associates a virtual address and its AID with a real address. If the virtual address is from the shared address space, the map cache uses the shared AID, but if not, the map cache uses the current switched AID for the processor providing the virtual address. Each processor in a shared memory multiprocessor may execute a map cache fault handling routine from a bypass area in memory when it encounters a map cache miss. The map cache obtains a bypass area real address algorithmically based on the virtual address, so that a map cache miss cannot occur in accessing the bypass area. The bypass area also includes a hashed map table, which includes only entries for pages loaded into main memory and all entries for those pages. Therefore, a map table fault occurs only when a page fault occurs, and is handled by another routine stored in the bypass area. The map cache includes features that must be in hardware for reasons of speed, while the bypass area contents provide the remaining functionality in software which can be modified easily to enhance function or performance.
    • 通过为每个虚拟地址生成标识其地址空间的地址空间标识符（AID），将来自多个地址空间的虚拟地址转换为主存储器中的实际地址。 然后，虚拟地址及其AID用于获取实际地址。 地址空间包括一个共享地址空间，处理器可以从该共享地址空间随时提供虚拟地址，以及交换地址空间，处理器可以在给定时间提供虚拟地址。 通过保留最近访问的映射条目来转换专用的VLSI映射缓存，每个映射条目将虚拟地址与其AID与真实地址相关联。 如果虚拟地址来自共享地址空间，地图缓存使用共享AID，但是如果不是，地图缓存使用当前的交换式AID来提供虚拟地址的处理器。 共享存储器多处理器中的每个处理器可以在遇到地图高速缓存未命中时从存储器中的旁路区域执行地图高速缓存故障处理程序。 地图缓存基于虚拟地址算法地获取旁路区域实际地址，从而在访问旁路区域时不会发生地图高速缓存未命中。 旁路区域还包括散列映射表，其仅包括加载到主存储器中的页面和这些页面的所有条目。 因此，仅当页面故障发生时才发生映射表故障，并且由旁路区域中存储的另一个例程进行处理。 地图缓存包括由于速度原因而必须在硬件中的功能，而旁路区域内容提供软件中的剩余功能，可以轻松修改以增强功能或性能。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号