相变存储器件作为存储单元，是一种具有依结晶状态而变化其电阻的相变层(硫族化合物半导体薄膜或诸如此类)的器件。硫族化合物半导体是包含硫族元素的非晶半导体。
图23是表示硫族元素的部分周期表。
如图表中所示，硫族元素包括S(硫)、Se(硒)和Te(碲)，它们属于VI组元素。硫族化物半导体的应用大致分类为光盘和电存储器。已知用于电存储器领域的硫族化物半导体的例子包括GeSbTe(以后称为GST，它是Ge(锗)、Te(碲)和Sb(锑)的化合物)，AsSbTe和SeSbTe。
图24(a)和24(b)是相变存储器的原理图。
如图24(a)所示，硫族化物半导体能处于两种稳定状态，非晶态10和晶态30。从非晶态10到晶态30的转变需要提供超过能量势垒20的热量。
如图24(b)所示，非晶态提供与数字值“1”相联系的高电阻。晶态提供了与数字值“0”相联系的低电阻。这样就能存储数字信息。因此，检测流过硫族化物半导体的电流量(或电压降)的差别，就能确定所存储的信息是“1”还是“0”。
焦耳热用来改变硫族化物半导体的相态。也就是说，硫族化物半导体被供给具有不同峰值和不同时间宽度的脉冲，在电极和硫族化物半导体的界面附近产生焦耳热。这种焦耳热引起相变。
详细地说，硫族化物半导体在短时间被提供接近其熔点的温度的热量，然后快速冷却变为非晶态。反之，硫族化物半导体在长时间被提供低于其熔点的结晶温度的热量，然后冷却则变为晶态。例如，GST在短时间(1至10ns)被提供接近其熔点(大约610℃)的温度的热量，然后快速冷却(大约1ns)变为非晶态。反之，GST在长时间(30至50ns)被提供结晶温度(大约450℃)的热量，然后冷却则变为晶态。
如图24(b)所示，从非晶态至晶态的转变叫做“置位”操作(晶化处理)。在置位操作期间施加给硫族化物半导体的脉冲叫做“置位脉冲”。这里，结晶所需要的最低温度(结晶温度)定义为Tc。结晶所需要的最少时间(结晶时间)定义为tr。相反，从晶态转变为非晶态叫做“复位”操作(非晶化处理)。在复位操作期间施加给硫族化物半导体的脉冲叫做“复位脉冲”。在复位操作期间施加的热量处于接近熔点的温度Tm。硫族化物半导体在熔化以后快速冷却。
图25(a)至25(d)是相变存储器件的基本结构以及置位操作和复位操作的说明图。
如图25(a)所示，相变存储器件基本上具有夹在上电极48和下电极42之间的硫族化物半导体层(相变层)46。参考符号40指示衬底。参考符号44指示电绝缘膜。上电极48连接至被施加置位脉冲或类似脉冲的端子P。下电极42固定于地(参考电位)。
如图25(b)所示，图25(a)中的相变存储器件等效于电阻器R1。如上所述，电阻器R1的电阻值依赖于硫族化物半导体是非晶态还是晶态。如图25(b)的左面所示，向端子P输入的是：其峰值超过阈值电压Vth的置位脉冲S1，与S1相比有较大峰值和较小宽度的复位脉冲S2，和具有比阈值电压Vth小的峰值和与S1相比较大宽度的读出脉冲。这里，参考符号Vth指示能产生晶态所需要的焦耳热的低限电压。
图25(c)表示置位脉冲S1和由施加置位脉冲S1所产生的焦耳热引起的温度上升之间的对应关系。上图表示电压波形，下图表示温度如何因焦耳热而上升。
置位脉冲S1具有超过预定阈值电压Vth的电压值和时间宽度tcry。时间宽度tcry等于或大于结晶时间tr，即硫族化物半导体结晶所需要的最少时间。在焦耳热作用下所达到的温度显著低于熔点Tm和高于结晶所需要的最低温度(结晶温度)Tc。
同样地，图25(d)表示复位脉冲S2和由施加复位脉冲S2所产生的焦耳热引起的温度上升之间的对应关系。上图表示电压波形，下图表示温度如何因焦耳热而上升。
如图中所示，复位脉冲S2具有显著超过用于结晶的阈值电压Vth的峰值；峰值具有足够窄的宽度。在焦耳热作用下所达到的温度因而超过硫族化物半导体的熔点Tm。从峰值温度至结晶温度Tc的时间宽度tamo足够短。因此硫族化物半导体熔化并快速冷却。结果是硫族化物半导体回到非晶态。
在上面的描述中，所用的电路方案是从端子P提供置位脉冲S1和复位脉冲S2。但图26所示的这类电路方案也可以使用。
图26是相变存储器件的电路方案的示例电路图。
在图26中，电阻器R1相当于相变存储器件。端子P与VDD(电源电位)相连。参考符号M1至M3指示尺寸可调的MOS晶体管。参考符号P1、P2和P3分别指示置位脉冲端子、复位脉冲端子和读出脉冲端子。
端子P1至P3用来选择MOS晶体管M1至M3哪个接通，以及MOS晶体管M1至M3被供能的时间。这样就能实现置位操作、复位操作和读出操作。
图27是描述相变存储器件(相变存储器IC)中的读出操作电路图。在图27中，与图26中相同的元件用相同的参考符号指示。
在图27中，参考符号W指示字线；参考符号G指示地线；B指示位线，它是脉冲输入线，与输入有置位脉冲S1、复位脉冲S2和读出脉冲S3的端子P连接。参考符号R1指示包含有硫族化物半导体层60的相变存储器件的等效电阻。
参考符号M4指示选择存储单元用的NMOS晶体管(开关元件)。参考符号R2指示电流/电压转换电阻器，参考符号A1指示读出放大器。参考符号62指示向读出放大器A1供应参考电压的电源。符号I1指示读出操作期间流经存储单元的电流。参考符号Vout指示从读出放大器A1输出的电压(读输出)。
对于置位操作(下面的描述也适用于复位操作和读出操作)，字线设置为激活电平以接通NMOS晶体管M4。然后，所需要的脉冲(S1至S3之一)输入至端子P。对于读出操作，输入的是S3。
电阻器R1的电阻值依赖于包含在存储单元中的硫族化物半导体层60是非晶态还是晶态。电流I1的量值作相应的变化。因此，将电流量转换为电压值并读出这个值，就能确定所存储的信息是“1”还是“0”。
图28(a)和28(b)是相变存储器件(相变存储器IC)的存储单元部分的常规结构的示例剖面图。
在图28(a)中，n+层4a和4b(源层4a和漏层4b)在p型半导体衬底2上形成。与字线W相连的栅极8设置在栅绝缘膜6上。
n+层(源层)4a经过由高导电材料例如钨(W)构成的地电位插塞11和接地互连12，连接至地电位。
接触插塞14和16形成在n+层(漏层)4b上。加热电极18形成在接触插塞16上。
加热电极18的横截面区域变窄以增加电流密度，结果是在相变层21的相变区有效地产生焦耳热。
由硫族化物半导体层(GST或类似材料)组成的相变层21在加热电极18上形成。脉冲输入端子P与相变层21的顶面相连。接触插塞14和16由例如钨(W)构成。加热电极18由高阻材料例如氮化钛(TiN)构成。接触插塞16插接在中间，为的是防止加热电极18产生的热量逸散至半导体衬底。
图28(a)中的器件有3层插塞结构，其中接触插塞14、16和加热电极18被堆叠起来。
图28(b)所示的相变存储器的基本结构与图28(a)所示的相变存储器件相同，但图28(b)中的相变存储器件取消了包含钨(W)的接触插塞16。结果是这个相变存储器有2层插塞结构，其中接触插塞14和加热电极18被堆叠起来。
有3层插塞结构的相变存储器例如图28(a)中所示的一个，在例如日本专利公报No.2004-349504中有所描述。
有2层插塞结构的相变存储器例如图28(b)中所示的一个，在例如日本专利公报No.2005-244235中有所描述。
常规相变存储器件需要至少2层插塞结构，其中接触插塞和加热电极连接在一起。相变存储器件中完整的存储单元要求多层堆叠。
也就是说，相变存储器件中完整的存储单元要求在加热电极上形成相变层，在相变层上形成上电极，在相变层上形成层间绝缘膜，在层间绝缘膜中形成接触孔，在接触孔中填埋接触插塞，和形成与接触插塞相连的电极并与位线相对应。
因此，相变存储器件有至少3层的多层结构。这样的缺点是增加了相变存储器件的体积，使器件结构复杂化，并增加了制造步骤的数量。
将多个插塞连接在一起以形成多层，进一步增加了电流通路的长度，这使得等效电阻加大。
还有，处于相变层(硫族化物层)顶面的包含金属的上电极，提供高的热导率而起散热片(辐射片)的作用。因此这个上电极使相变所需要的焦耳热逸散。这相应地降低了相变存储器件的热效率。换句话说，阻止热量从相变层上的上电极辐射，能改善相变存储器件的热效率。

本发明是基于上述考虑做出的。本发明的目的是改善相变存储器件中的每一存储单元的层结构，以减小相变存储器件的体积，简化结构和减少制造步骤，并且，阻止热量从相变层上的上电极辐射，以改善所需要的热效率，从而能大批生产大规模相变存储器件。
本发明提供一种相变存储器件，其中，电流流过由导体层、与导体层相连的第一接触插塞、与接触插塞相连的加热电极和与加热电极相连的相变层构成的电流通路，在相变层和加热电极之间的界面产生焦耳热而改变相变层的相态，从而写入信息，相变存储器件包括：
第一层间绝缘膜，其中形成有接触孔；和
填埋在第一接触孔中的复合插塞，复合插塞由第一插塞和第二插塞组成，第一插塞由第一导电材料构成并起加热电极的作用，第二插塞由电阻率低于第一导电材料的第二导电材料构成并起第一接触插塞的作用。
在这种结构中，由第一和第二插塞组成的复合插塞形成在一个接触孔中，即接触插塞和加热电极设置在同一接触孔中。这里所用的术语“接触插塞”指的是“设置在电绝缘膜中，在电气上将一个电路元件连接至另一电路元件的电极(隐埋电极)”。第二插塞起接触插塞(第一接触插塞)的作用，它将下面的导体层电气连接至第二插塞侧面的加热电极(第一插塞)和上面的相变层。术语“加热电极”指的是“与相变层接触产生使相变层中发生相变的焦耳热的电极”。在本发明中，“加热电极”不单独形成，而是将组成复合插塞的第一插塞用作加热电极。从这个意义上说第一插塞可以叫做“加热插塞”。第一插塞不只起加热插塞的作用，也起接触插塞的作用。换句话说，第一插塞也用来将下面的导体层和第二插塞电气连接至上面的相变层。术语“复合插塞”指的是“由至少两种不同类型导电材料组成的插塞，它们电气连接在一起，所以这些插塞能作为总体考虑组成为一个插塞”。
关于根据本发明的复合插塞，构成起加热电极作用的第一插塞的第一导电材料贡献高电阻率，当电流流过材料时能有效地产生热量。
构成起接触插塞作用的第二插塞的第二导电材料是由低电阻率材料组成的。第二插塞显著减小复合插塞整体的电阻。将硅基LSI的元件(CMOS晶体管和诸如此类)和相变存储器的专用元件(加热电极、相变层和诸如此类)在垂直方向通过接触插塞堆叠连接在一起，已被认为是合理的。但是，和这种见识相反，本发明让组成复合插塞的第一插塞用作加热电极，提供一种创新结构。也就是说，虽然堆叠在接触插塞上的加热电极终归在多层结构中不可避免，但本发明能使接触插塞和加热电极在单层结构中形成。这使制造相变存储器件的过程简化，并且减少相变存储器件的体积。
根据本发明的相变存储器件的一个方面，第一导电材料包括从钛(Ti)、钽(Ta)、钼(Mo)、铌(Nb)、锆(Zr)和钨(W)中选择的金属，或该金属的氮化物，或该金属的硅化物。
每一所列金属是能用作构成加热电极的第一导电材料的主要成分。所有这些金属材料的电导率(电阻率的倒数)和热导率两者都低于用在硅基LSI中的铝(Al)或铜(Cu)。这些金属中的某一些也能用作第二插塞的材料。
根据本发明的相变存储器件的另一方面，第一导电材料包括氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铌、钛硅氮化物、钛铝氮化物、钛硼氮化物、锆硅氮化物、钨硅氮化物、钨硼氮化物、锆铝氮化物、钼硅氮化物、钼铝氮化物、钽硅氮化物、钽铝氮化物、钛氧氮化物、钛铝氧氮化物、钨氧氮化物、钽氧氮化物、硅化钽(TaSi)、硅化钨(WSi)、或硅化钼(MoSi)中的任何一种。
已经对构成起加热电极作用的第一插塞的第一导电材料的例子做了说明。
根据本发明的相变存储器件的另一方面，第二导电材料包括从钨(W)、铝(Al)、钼(Mo)和铜(Cu)中选择的金属，或该金属的硅化物。
这一方面阐明构成起接触插塞作用的第二插塞的第二导电材料包括上述元素的至少一种。这些金属材料基本上能用作接地电极或接地互连。但是，这些金属中的某一些也能用作第一插塞的材料。
根据本发明的相变存储器件的另一方面，第一导电材料的电阻率最好10倍高于第二导电材料的电阻率。
第一导电材料和第二导电材料之间电阻率相差10倍或更多，能使第一插塞有效地产生热量，同时使第二插塞减小电阻；本发明不限于相差10倍或更多。利用TiN(氮化钛)作为第一导电材料和钨(W)作为第二导电材料，能实现电阻率相差大约10倍而不会造成任何问题。
根据本发明的相变存储器件的另一方面，第二插塞的体积大于第一插塞的体积。
第二插塞体积的增加能够减小复合插塞整体的电阻。
根据本发明的相变存储器件的另一方面，平面形状的复合插塞包括含有第二插塞的主体部和从主体部凸起的凸起部，凸起部的宽度比主体部的宽度窄并含有第一插塞。
这一方面规定平面形状的复合插塞，换句话说，平面形状的第一接触孔形成在第一层间绝缘膜中，并且在其中填埋有第一和第二插塞。也就是说，第一接触孔具有宽的主体部和窄的凸起部的平面形状。窄的凸起部以第一导电材料完全填充。宽的主体部以第一和第二导电材料填充。调整平面图形的宽度和第一和第二导电材料的薄膜厚度，能简单地利用充填接触孔的技术(CVD或诸如此类)使复合插塞容易形成。这对大量生产相变存储器是有利的。
根据本发明的相变存储器件的另一方面，平面形状的复合插塞是侧面凸出型例如P形型和L形型，中心凸出型例如T形型和I形型。
在形成接触孔期间改变掩模的形状，能容易地形成侧面或中心凸出型平面形状的复合插塞(在第一层间绝缘膜中形成的平面形状的第一接触孔)。这对大量生产相变存储器是有利的。
根据本发明的相变存储器件的另一方面，第一插塞通过在第一层间绝缘膜中的第一接触孔的侧壁和底部形成的薄层钛(Ti)上填埋氮化钛(TiN)而形成，第二插塞通过在填埋氮化钛(TiN)以后保留的凹进部分填充钨(W)而形成。
这一方面确实地利用这一事实：窄槽能以预定膜厚的薄膜完全填充而不是宽槽。窄槽以第一导电材料氮化钛(TiN)完全填充，形成第一插塞。然后，保留有凹进的宽槽以钨(W)进一步填充，形成第二插塞。调整平面图形和槽(接触孔)的宽度以及第一和第二导电材料的薄膜厚度，能简单地利用填充接触孔的技术(CVD或诸如此类)使复合插塞容易形成。这对大量生产相变存储器是有利的。
根据本发明的相变存储器件的另一方面，相变层的底面与复合插塞的起加热电极作用的第一插塞的顶面接触，引线电极层配置成在远离第一插塞和相变层之间的界面的位置与相变层的底面接触，第二接触插塞与引线电极层相连，使第二接触插塞、相变层、起加热电极作用的第一插塞、起第一接触插塞作用的第二插塞和导体层形成电流通路。
这一方面通过采用相变层的顶面没有电极的结构，改善热效率。在上面的复合插塞中，起第一接触插塞作用的第二导电材料处于起加热电极作用的第一插塞侧面。因此由第一插塞产生的热量向第二插塞逸散。这可能使写操作特别是复位操作的热效率稍稍降低。因此采用相变层的顶面没有电极的结构，阻止相变层的顶面的热辐射。对复合插塞中的热损失的这种补偿为的是防止热效率下降。也就是说，紧接在相变层的相变区上的电极起散热片的作用使热量逸散；相变区处于第一插塞和相变层之间的界面附近。因此，在相变层的顶面没有配置电极。另外，引线电极在远离第一插塞和相变层之间界面的位置与相变层的底面接触。再有，第二接触插塞与引线电极相连，形成电流经相变层流通的通路。
根据本发明的相变存储器件的另一方面，被图形化而使复合插塞的第一插塞至少一部分暴露的绝缘膜(以后称为第二绝缘膜)，形成在填埋有复合插塞的第一层间绝缘膜上，带有预定图形的引线电极层形成在第二绝缘膜上。相变层形成为覆盖引线电极层的一部分并暴露第一插塞，层间绝缘膜(以后称为第三层间绝缘膜)形成在相变层上，第三层间绝缘膜有接触孔(以后称为第二接触孔)，暴露引线电极层的未被相变层覆盖的那一部分顶面，第二接触插塞形成在第二接触孔中。
上述方面阐明包括引线电极层的器件结构中的各层的配置。也就是说，图形化的绝缘膜形成在填埋有复合插塞的第一层间绝缘膜上，引线电极形成在图形化的绝缘膜上的预定位置。相变层形成为覆盖引线电极层的一部分并暴露第一插塞，第三层间绝缘膜形成在相变层上，第二接触插塞形成在第三层间绝缘膜的第二接触孔中，与引线电极层的未被相变层覆盖的顶面相连。这种结构能以普通的LSI制造过程制造而不会造成任何问题。
根据本发明的相变存储器件的另一方面，引线电极层包括主电极层和形成在主电极层表面上为改善与相变层的粘接性能用的粘接层。
在主电极层(例如钨(W)这样的金属层)上的粘接层(钛(Ti)或诸如此类)，作为引线电极层的组件，能改善相变层和引线电极层之间的粘接性能。粘接层不接触发生相变的相变区。这样可防止在相变区由相变层和引线电极层的元件的耦合引起成分变化所造成的刷新特性的可能退化。
根据本发明的相变存储器件的另一方面，相变存储器件进一步具有存储单元选择用的开关元件，其与复合插塞的第二插塞电气相连。
根据这一方面，存储单元选择用的开关器件(绝缘栅型场效应晶体管(MOSFET)、结型FET、双极晶体管、PN结二极管、肖特基势垒二极管，或诸如此类)的一个电极与组成复合插塞的第二插塞电气相连。因此，开关器件的接通和关断能使电荷馈送至相变层。
根据本发明的制造复合插塞的方法包括：
第一步骤：对在半导体衬底上的一部分第一层间绝缘膜选择性地制作图形以形成第一接触孔，第一接触孔为平面形状，具有主体部和从主体部凸起并且宽度比主体部窄的凸起部；
第二步骤：在仅使凸起部被完全填充而在主体部保留凹进的情况下，用第一导电材料填埋第一接触孔，以形成起加热电极作用的第一插塞；和
第三步骤：用第二导电材料填埋第一接触孔的主体部的凹进，以形成第二插塞。
这一方面确实地利用这一事实：窄槽能以预定膜厚的薄膜完全填充而不是宽槽。形成具有宽的主体部和与主体部联接的窄的凸起部的第一接触孔。窄槽以第一导电材料氮化钛(TiN)完全填充，形成第一插塞。保留有凹进的宽槽以第二导电材料钨(W)填充，形成第二插塞。调整平面图形和槽(接触孔)的宽度以及第一和第二导电材料的薄膜厚度，能简单地利用填充接触孔的技术(CVD或诸如此类)使复合插塞容易形成。这对大量生产相变存储器是有利的。
根据本发明的制造相变存储器件的方法的一个方面包括第一步骤(步骤A)：利用根据本发明的制造复合插塞的方法，在第一层间绝缘膜中的第一接触孔中形成复合插塞，和第二步骤(步骤B)：形成相变层，使相变层的底面接触复合插塞的第一插塞。
常规方法将加热电极设置在接触插塞上，并在加热电极上形成相变层。但是，根据本发明的制造方法能直接在复合插塞上形成相变层。这能简化制造过程和层结构，减小相变存储器件的尺寸。
根据本发明的制造相变存储器件的方法的另一方面，包括第一步骤(步骤A)：利用根据本发明的制造复合插塞的方法，在第一层间绝缘膜中的第一接触孔中形成复合插塞，第二步骤(步骤B)：在填埋有复合插塞的第一层间绝缘膜上形成第二绝缘膜，第三步骤(步骤C)：在第二绝缘膜的预定位置形成引线电极层，第四步骤(步骤D)：对第二绝缘膜制作图形，使复合插塞的第一插塞的至少一部分暴露，第五步骤(步骤E)：形成相变层，使其覆盖引线电极层的一部分和暴露的第一插塞，第六步骤(步骤F)：在相变层上形成第三层间绝缘膜并对第三层间绝缘膜制作图形，以形成第二接触孔，第二接触孔暴露引线电极层的未被层间绝缘膜覆盖的那一部分顶面，和第七步骤(步骤G)：在第二接触孔中填埋和形成第二接触插塞。
这种方法经过连贯的处理，即形成复合插塞、第二绝缘膜和引线电极层，制作第二绝缘膜的图形，接着形成相变层和第三层间绝缘膜，制作第三层间绝缘膜的图形，和形成与引线电极层相连的第二接触插塞，能制造具有简单的层结构并提供相称的热效率的小块相变存储器件。
根据本发明的制造相变存储器件的方法的另一方面，包括在形成复合插塞的第一步骤(步骤A)以前，形成存储单元选择用的开关器件的步骤。此外，在形成复合插塞的第一步骤(步骤A)中形成地电位插塞，其用于将开关器件的一个电极设置为地电位。
根据这一方面，在形成起接触插塞作用的第二插塞期间也形成地电位插塞，以使两个插塞在同一制造步骤中形成。这能使包括开关元件的存储单元容易并有效地制造。
通常，加热电极被堆叠在接触插塞上，不可避免地造成多层结构。但是，本发明使用复合插塞，能将接触插塞和加热电极(加热插塞)设置在同一接触孔中。这能使接触插塞和加热电极形成在单一层结构中。这也能简化制造相变存储器件的过程，并减小相变存储器件的体积。
增加第二插塞的体积，构成复合插塞，能减小复合的接触插塞整体的电阻。
复合插塞能容易地用这样的方法形成，即通过改变掩模图形，形成具有宽主体部和窄的凸起部形状的接触孔，并相继地用不同类型的材料(例如TiN和W)以调整过的结果膜的厚度填充接触孔；接触孔为例如P形和L形这样的侧面凸出型，或例如T形和I形这样的中心凸出型。这对大量生产相变存储器是有利的。
当由高导电材料材料构成的第二插塞具有比第一插塞大的体积时，复合插塞的电阻主要由第二插塞确定。这能减小复合插塞整体的电阻值而不影响电路的操作。
比较好的是，第一导电材料和第二导电材料之间在电阻率上有大约10倍的差别。使用例如氮化钛(TiN)作第一导电材料和钨(W)作第二导电材料，能基本上实现这种差别。因此，这种差别不限制材料的选择。
通过采用相变层的顶面没有电极和使引线电极与相变层接触的结构，本发明也能改善热效率。关于复合插塞，起接触插塞作用的第二导电材料处于起加热电极作用的第一插塞的侧面。第一插塞的热量因而向第二插塞逸散。这可能稍稍降低刷新操作特别是复位操作时的热效率。因此，采用相变层的顶面没有起散热片作用的电极的结构，以防止相变层顶面的热辐射。这能充分补偿复合插塞中的热损失，能防止热效率下降。
为采用相变层的顶面没有电极的结构，引线电极在远离第一插塞和相变层之间的界面的位置上与相变层的底面接触。第二接触插塞与引线电极相连，形成电流经由其流过相变层的电流通路。这种结构能用普通的LSI制造过程来制造而不会造成任何问题。
相变层和引线电极层之间的粘接性能，能通过在引线电极层的组件即主电极层(例如钨(W)的金属层)上设置粘接层(钛(Ti)或诸如此类)而得以改善。粘接层不接触发生相变的相变区。这对防止由相变区中的相变层和引线电极层元件的耦合引起的成分变化所造成的刷新特性的可能退化，是有利的。
根据本发明，调整第一接触孔的平面图形、槽的宽度以及第一和第二导电材料的薄膜厚度，能简单地利用填充第一接触孔的技术(CVD或诸如此类)使复合插塞容易形成。
本发明也能利用通用制造技术而不需要提供专门的制造过程，来制造大规模相变存储器件；大规模相变存储器件是相变存储器IC，其具有存储单元选择用的开关器件，包含加热电极的复合插塞，相变层，和在相变层的顶面形成的电极或引线电极和与引线电极相连的第二接触插塞。
通过在同一制造过程中同时形成复合插塞和地电位插塞，能减少制造步骤。
不用专门技术而只用通用的半导体制造技术，本发明能够最小化相变存储器件中的每一存储单元的层结构，达到减小相变存储器件的体积、简化结构和减少制造步骤的目的。本发明还能防止来自相变层的上电极的热辐射，按需改善热效率。这能使大规模相变存储器件大量生产。

图1是根据本发明的相变存储器件的特征结构图；
图2(a)至2(d)是复合插塞的制造方法示例简要说明图；
图3是包括开关器件、地电位插塞和复合插塞的IC的剖面结构示例图；
图4(a)至4(d)是说明图3中相变存储器件的基本结构的制造方法的各个步骤所用的横剖面图；
图5(a)至5(d)是平面形状的复合插塞的示例(变型)图；图5(a)是第一侧面凸出型(P形型)的示意图，图5(b)是第二侧面凸出型(L形型)的示意图，图5(c)是第一中心凸出型(T形型)的示意图，图5(d)是第二中心凸出型(I形型)的示意图；
图6是根据本发明的相变存储器件(相变存储器IC)总体示例电路图；
图7是图6所示相变存储器件(相变存储器IC)的存储单元区中的元件和互连(内部连线)的布局的示例平面图；
图8是沿图7中的A-A线所取的器件横剖面图；
图9是图6所示相变存储器件(相变存储器IC)的存储单元区中的元件和互连的布局的另一示例平面图；
图10是说明沿图9中的A-A线所取的器件剖面结构的制造方法所用的横剖面图，图中表示第一制造步骤；
图11是说明沿图9中的A-A线所取的器件剖面结构的制造方法所用的横剖面图，图中表示第二制造步骤；
图12是说明沿图9中的A-A线所取的器件剖面结构的制造方法所用的横剖面图，图中表示第三制造步骤；
图13是说明沿图9中的A-A线所取的器件剖面结构的制造方法所用的横剖面图，图中表示第四制造步骤；
图14是说明沿图9中的A-A线所取的器件剖面结构的制造方法所用的横剖面图，图中表示第五制造步骤；
图15是说明沿图9中的A-A线所取的器件剖面结构的制造方法所用的横剖面图，图中表示第六制造步骤；
图16是沿图9的B-B线所取的器件结构的横剖面图；
图17是图6所示相变存储器件(相变存储器IC)的存储单元区中的元件和互连布局的又一示例平面图；
图18是根据本发明的相变存储器件示例的基本结构图，其中采用相变层顶面没有电极的结构；
图19是采用图18所示结构(相变存储器件顶面没有电极)的相变存储器件的存储单元部分的布局示例平面图；
图20是沿图19中的A-A线所取的器件横剖面图，表示引线电极层的制造步骤；
图21是沿图19中的A-A线所取的器件横剖面图，表示相变层的制造步骤；
图22是沿图19中的A-A线所取的器件横剖面图，表示位线的制造步骤；
图23是硫族元素图，表示部分周期表；
图24(a)和24(b)是用于说明相变存储器的原理图；
图25(a)至25(d)是相变存储器件的基本结构以及置位操作和复位操作的说明图；
图26是相变存储器件的电路方案示例电路图；
图27是相变存储器件(相变存储器IC)中的读出操作电路图；和
图28(a)和28(b)是相变存储器件(相变存储器IC)的存储单元部分常规结构示例的横剖面图。

下面将参考附图描述本发明的具体实施方式。
(第一实施方式)
在下面的描述中，“接触插塞”指的是“设置在绝缘膜中，在电气上将一个电路元件连接至另一电路元件的电极(隐埋电极)”。“加热电极”指的是“与相变层接触并产生使相变层发生相变所需要的焦耳热的电极”。“复合插塞”指的是“具有至少两种不同类型的插塞，它们电气连接在一起并且能作为整体考虑为一个插塞的插塞”。
根据本发明，“加热电极”在形成有接触插塞的同一接触孔中形成。复合插塞的第一插塞起加热电极的作用因而能称作“加热插塞”。但是，第一插塞具有接触插塞的特性。
图1是根据本发明的相变存储器件的特征结构图。
在图1中，NMOS晶体管(N沟道绝缘栅场效应晶体管)M是选择存储单元用的开关器件。NMOS晶体管M具有与字线WL1相连的栅极。
NMOS晶体管(M)具有源极，其通过由材料β构成的地电位金属插塞100和也是由材料β构成的与地相连的地电位互连102，与地电位(GND：参考电位)相连。
NMOS晶体管(M)具有与复合插塞104的第二插塞108电气相连的漏极。
如图所示，复合插塞104由第一插塞106和第二插塞108组成，第一插塞由第一导电材料α构成并起加热电极(加热插塞)的作用，第二插塞由第二导电材料β构成并起接触插塞的作用。插塞106和108在它们的侧面彼此接触。这保证使插塞106和108在电气上连通。
第一和第二插塞不要求彼此直接接触。例如，插塞可以通过阻止热传导的ITO(铟锡氧化物)膜彼此表面接触。
第一导电材料α的电阻率R11和第二导电材料β的电阻率R12的关系是R11＞R12。这里，电阻率(ρ)也称电阻系数或体积电阻率。电阻率的倒数(1/ρ)是电导率(也称导电率或特定导电率)。本发明采用术语“电阻率”和“电导率”。容易流过电流的金属材料容易发热。因此“具有高电阻率的材料”是“具有低电导率的和低热导率的材料”。因此，对于图1的导电材料α和β，关系α＜β适合于电导率和热导率。
在图1中，起加热电极作用的第一插塞106的顶面与相变层(这种情况为GST)114的一部分接触。发生相变的相变区位于第一插塞106和相变层114之间的界面附近。
上电极(电极层)116在相变层114的顶面形成。电极端子P与上电极116相连，所以不同的脉冲例如图25(b)中的脉冲能输入至电极端子P。关于相变存储器IC，有一条位线与电极端子P对应。这一点下面将参考图6描述。
根据本发明的如上述那样构成的相变存储器件能使相变存储器件中的每一存储单元的层结构减至最小，达到减小相变存储器件的体积，简化结构和减少制造步骤的目的。采用复合插塞104能得到这一效果。
下面将描述复合插塞104的较好的状态和特征。
(1)复合插塞104由第一插塞106和第二插塞108组成。构成第一插塞106的第一导电材料α和构成第二插塞108的第二导电材料β就“电阻率”而言具有α＞β的关系，如上所述。这些导电材料就“电导率”和“热导率”而言满足α＜β的关系。
如果例如钛(Ti：电导率：2.34×106/mΩ，热导率：21.9W/m·K)用作第一导电材料α，具有较高的电和热导率电导率(W：电导率：18.9×106/mΩ，热导率：174W/m·K)的钨就用作第二导电材料β。
在下面的(2)和(3)中，列出第一和第二导电材料的可用示例。但是，金属材料(钨、钼等等)在(2)和(3)中都可以存在。也就是说，钨和钼既可以用作第一导电材料又可以用作第二导电材料。本发明的特性是材料的组合而不是材料的本身。重要的是，关系α＞β适合于电阻率；关系α＜β适合于电和热导率。
(2)第一插塞106由第一导电材料α组成，当电流通过材料时，能有效地产生焦耳热。特别是，第一导电材料α可包括从钛(Ti)、钽(Ta)、钼(Mo)、铌(Nb)、锆(Zr)和钨(W)中选择的金属，或该金属的氮化物，或该金属的硅化物。
具体地说，第一导电材料α可包括氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铌、钛硅氮化物、钛铝氮化物、钛硼氮化物、锆硅氮化物、钨硅氮化物、钨硼氮化物、锆铝氮化物、钼硅氮化物、钼铝氮化物、钽硅氮化物、钽铝氮化物、钛氧氮化物、钛铝氧氮化物、钨氧氮化物、钽氧氮化物、硅化钽(TaSi)、硅化钨(WSi)、或硅化钼(MoSi)中的任何一种。
(3)第二插塞108由选用的能减小电路电阻的第二导电材料β(例如钨(W))构成。第二导电材料β最好与要求低电阻率的地电位插塞100和地电位互连(接地互连)102的材料相同或类似(或具有相同的主要成分)。特别是，第二导电材料β可以是从钨(W)、铝(Al)、钼(Mo)和铜(Cu)中选择的金属，或该金属的硅化物。
(4)能用作第一和第二导电材料(α和β)的主要成分的金属的电和热导率的数量级通常如下；这些数值不是限制性的只是为了说明优选实施方式。
最好是，构成地电位插塞100的主要成分的金属材料(第一导电材料α)具有例如电导率量级为1.0×106/mΩ和热导率量级为10.0W/m·K。构成第二插塞108的主要成分的金属材料(第二导电材料β)具有例如电导率量级为10.0×106/mΩ和热导率量级为100.0W/m·K。在导电材料α和β之间的电导率和热导率两者中存在10倍的差别，最好至少10倍。
被候选作为第一和第二导电材料α和β的主要成分的金属材料的电导率和热导率如下。下面，电导率用C指示，热导率用P指示。
(第一导电材料α的主要成分候选物)
Ti(钛)：C＝2.34×106/mΩ，P＝21.9W/m·K
Nb(铌)：C＝6.93×106/mΩ，P＝53.7W/m·K
Ta(钽)：C＝7.61×106/mΩ，P＝57.5W/m·K
Zr(锆)：C＝2.36×106/mΩ，P＝22.7W/m·K
TiN(氮化钛)：因为金属的氮化物接替了那一金属的性质，所以可期望TiN提供类似于Ti(钛)的特性。
(第二导电材料β的主要成分候选物)
Al(铝)：C＝37.7×106/mΩ，P＝237W/m·K
Mo(钼)：C＝18.7×106/mΩ，P＝138W/m·K
Cu(铜)：C＝59.6×106/mΩ，P＝401W/m·K
W(钨)：C＝18.9×106/mΩ，P＝174W/m·K
每种金属材料的电导率(和薄膜的电阻率)和热导率的数值指示如下。能用作第一导电材料α的主要成分的金属材料具有电导率量级为1.0×106/mΩ和热导率量级为10.0W/m·K。能用作第二导电材料β的主要成分的金属具有电导率量级为10.0×106/mΩ和热导率量级为100.0W/m·K。进一步说，在导电材料α和β之间的电导率和热导率两者中存在约10倍的差别。
(5)优选的导电材料例如包括氮化钛(TiN)和钨(W)。也就是说，氮化钛的薄膜能用作第一导电材料(α)。钨(W)的薄膜能用作第二导电材料(β)。下面将进行氮化钛(TiN)的薄膜与钨(W)的薄膜电阻率的比较。
如果金属氮化物的薄膜采用CVD方法形成，则电阻率随原材料气体而变化。电阻率的变化范围也依赖于原材料气体。发明者的实验表明，如果TiCl4用作原材料气体，TiN薄膜的电阻率能从220μΩ·cm变化至900μΩ·cm。实验也表明用MOCVD方法(原材料气体：Ti[N(C2H5)2]4)，TiN薄膜的电阻率能从220μΩ·cm变化至6000μΩ·cm。在两者的任何一种情况下，实验都表明TiN薄膜贡献相当高的电阻率。
发明者要采用CVD方法产生W(钨)薄膜。确定薄膜提供10μΩ·cm的电阻率，最多为氮化钛(TiN)的电阻率的1/10。
(6)图1的第二插塞108最好有比图1的第一插塞106大的体积。也就是说，起加热插塞作用的第一插塞106在工作期间不可避免地要提高它的电阻。但是，用高导电材料构成的第二插塞108有大于第一插塞106的体积，复合插塞104的总电阻主要由第二插塞108确定。因此，能减小复合插塞104总体的电阻。这对电路操作是有利的。
(7)图1中的复合插塞104具有平面形状，其组成部分为主体部X1，主要由第二插塞108占据的复合插塞104的一部分，和从主体部凸起的凸起部X2，主要由第一插塞106占据的复合插塞104的一部分。对带有主体部X1和凸起部X2的平面形状要基于复合插塞的制造来考虑。具体地说，在层间绝缘膜中形成接触孔，使其具有宽的主体和窄的凸起部的平面形状。然后，采用CVD方法形成第一导电材料的薄膜。在这种情况下，窄的凸起部X2用第一导电材料完全填充，但不是宽的主体部X1，该处保留有大的凹进。于是，凹进用第二导电材料完全填充，使复合插塞104能容易形成。下面将参考图2至5对此进行描述。
(第二实施方式)
在本实施方式中，将简要地描述制造复合插塞的方法。
如图1所示的复合插塞104能采用通常的填充接触孔的技术容易地形成。
具体地说，窄槽和宽槽在层间绝缘膜中形成，并用第一导电材料填充至预定的薄膜厚度。在这种情况下，窄槽能完全地用第一导电材料填充但不是宽槽，该处保留有凹进。因此，凹进进一步用第二导电材料填充，使复合插塞容易地以普通的技术形成。
图2(a)至2(d)是复合插塞的制造方法简要示例图。
如图2(a)所示，第一接触孔211在第一层间绝缘膜210上形成。第一接触孔具有平面的形状，宽的主体和窄的凸起部像字母T(或颠倒的字母T(⊥))。
然后，如图2(b)所示，薄的钛(Ti)膜216作为势垒金属形成。钛(Ti)膜216用于防止在填入接触孔211的金属材料和下面的硅衬底之间的反常反应。
然后，如图2(c)所示，作为第一导电材料的氮化钛(TiN)214填埋在接触孔211中。这时，接触孔211用氮化钛214不完全地填充，在接触孔211保留有凹进215。在图2(c)中，为了下面的描述方便，参考符号217指示包括钛(Ti)膜216和氮化钛(TiN)膜214的金属膜。
然后，如图2(d)所示，作为第二导电材料的钨(W)掩埋在凹进215中形成钨(W)膜212。钨膜212与图1的第二插塞108相对应。在图中用点划线包围的氮化钛(TiN)膜214部分与第一插塞106相对应，起加热电极的作用。
因此，调整第一接触孔的平面形状以及第一和第二导电材料的薄膜厚度，能简单地利用充填第一接触孔的技术(CVD或诸如此类)使复合插塞容易形成，这意味着使用复合插塞的相变存储器能大量生产。
(第三实施方式)
在本实施方式中，将参考图3至5描述包括开关器件、地电位插塞和复合插塞的IC的剖面结构示例，IC的制造过程示例，以及复合插塞的平面形状的示例。
图3是包括开关器件、地电位插塞和复合插塞的IC的剖面结构示例图。
图3上部示出复合插塞和地电位插塞的平面形状。图3的中部是沿图上部的A-B线所取的器件横剖面图。图3的下部是沿图上部的A-C线所取的器件横剖面图。
地电位插塞100和复合插塞104分别由TiN/Ti膜217a和217b以及钨(W)膜212a和212b组成；TiN/Ti膜由下面的Ti膜和配置在Ti膜上的氮化钛膜组成。这里，氮化钛(TiN)膜214a和214b与图1的第一导电材料α相对应。钨(W)膜212a和212b与第二导电材料β相对应。
在上部的图中，(TiN/Ti)膜考虑为单一膜并用参考符号217a和217b指示。但是，在中部的图和下部的图中，钛(Ti)膜用参考符号216a和216b指示，TiN膜用参考符号214a和214b指示。薄的钛(Ti)膜216a和216b是势垒金属膜，确保TiN膜和下面的硅衬底200之间适当的接触。因此，钛(Ti)膜216a和216b不是最重要的，而氮化钛(TiN)膜214a和214b起第一导电材料作用。
从上部的图中可以明显地看出，地电位插塞100是圆形的(椭圆的)。第一层间绝缘膜210中的接触孔周围用TiN/Ti膜217a填充。接触孔的中心用W(钨)212a填充。
如参考图1所述，复合插塞104的形成像主体部和凸起部的合成(像字母L的形状)。下面将参考图5描述复合插塞104的平面形状的变形。
包括凸起部的窄的部分用TiN/Ti膜217b填充。宽的主体部的中心用W(钨)212b填充。凸起部的宽度用L1表示。主体部的宽度用L2表示。凸起部的顶端周围起第一插塞106的作用，构成加热电极。
从图3的中部可以明显地看出，NMOS晶体管在p-型半导体衬底200的场区形成，该区由STI(浅沟隔离)204a和204b包围。NMOS晶体管包括n型扩散层(源层和漏层)202a和202b、栅绝缘膜206和栅极(掺杂多晶硅层)208。接触孔在第一层间绝缘膜210上形成并且以Ti、TiW和W顺序填充。因此地电位插塞100和复合插塞104构成。
从下部的图可以明显看出，复合插塞104的凸起部用钛(Ti)膜216b和氮化钛(TiN)214b完全填充。
下面将描述制造图3所示的相变存储器件基本部件结构的方法。图4(a)至4(d)是制造图3所示相变存储器件基本部件结构的方法各个步骤的横剖面图。
如图4(a)所示，首先，STI(浅沟隔离)204a和204b在p-型半导体衬底200上形成。由STI围绕的区域(场区)构成一个活性区域，其中形成要素器件。栅绝缘膜206在半导体衬底200上形成，厚度例如为7nm。然后，例如，相继沉积掺杂多晶硅(厚度：100nm)和钨硅化物(厚度：100nm)。进一步形成光刻掩模，并且掺杂多晶硅和钨硅化物各向异性地被刻蚀形成栅极208。接着，经过栅极208作掩模离子注入磷光体(P)并进行热处理形成n-型扩散层(源层和漏层)202a和202b。然后由TEOS氧化物膜组成的第一层间绝缘膜210(厚度：700nm)形成，并用CMP(化学机械抛光)方法变平。然后第一层间绝缘膜210被制图形成：接触孔(开口例如200nm宽)218，该孔具有圆的平面形状并且在其中将要形成地电位插塞100；和接触孔220，该孔具有类似字母L的平面形状(见图3的右上部)并且在其中将要形成复合插塞104。准确地说，图4中的参考符号220指示与第一导电材料的凸起部相对应的窄槽，下面将对此进行描述。槽220的宽度例如为100nm。
然后，如图4(b)所示，厚度为15nm的钛(Ti)膜216和厚度为50nm的氮化钛(TiN)膜214被堆叠起来。这时，窄槽220以TiN/Ti膜完全填充。另一方面，宽的接触孔218只在它的底面和侧面以TiN/Ti膜覆盖。虽然未示，但这也适用于复合插塞104的宽的主体部。
然后，如图4(c)所示，钨(W)212沉积至厚度约为250nm。接着，如图4(d)所示，钨(W)膜212和TiN/Ti膜(214和216)相继用CMP方法变平。这就形成了地电位插塞100和复合插塞104。
在图4(d)中，参考符号214a和216a集合表示为参考符号217a，参考符号214b和216b集合表示为参考符号217b。接地插塞100的钨(W)层用参考符号212a指示。复合插塞104的钨(W)层用参考符号212b指示。这些参考符号也用于下面描述的附图。
下面将描述复合插塞的平面形状示例。
图5(a)至5(d)是描述平面形状的复合插塞的不同示例图。图5(a)是P形型，图5(b)是L形型，图5(c)是第一凸出型(T形型)，图5(d)是第二凸出型(I形型)。
如图中所示，图5(a)至5(d)中的各个复合插塞由主体部X1和凸起部X2合成。主体部X1的宽度用L1表示。凸起部X2的宽度用L2表示。宽度L2足够地小于宽度L1。
参考符号212的以钨(W)填充的部分与图1中的第二插塞108相对应。图中凸起部X2以点划圆围绕的填充有TiN/Ti膜217的部分与第一插塞106相对应，起图1中的加热电极的作用。
(第四实施方式)
在本实施方式中，将描述相变存储器件(相变存储器IC)的电路结构，存储单元的布局，存储单元的具体剖面结构和制造存储单元的具体方法。
图6是根据本发明的整个相变存储器件(相变存储器IC)的示例电路图。
如图中所示，存储单元部分设置在相变存储器IC的中心，其具有排列为阵列的存储单元；每一存储单元由器件选择用的MOS晶体管(M)和根据本发明的相变存储器件(图中表示为等效电阻R)组成。
在图中，参考符号G1至G3指示地线，参考符号WL1至WL4指示字线，参考符号B1至B3指示位线。
X译码器120和121和Y译码器122和123构成地址电路。X译码器120和121驱动字线WL1至WL4，Y译码器驱动位线B1至B3。
控制电路124整体地控制相变存储器IC的操作。控制电路124向Y译码器122和123以及X译码器120和121提供控制信号S5至S8，以分别控制译码器120至123的操作。
脉冲产生电路125根据从控制器124来的控制信号S10，产生并向Y译码器122和123提供多种脉冲信号(置位脉冲、复位脉冲和读出脉冲)。
在图6中，参考符号A10a和A10b指示构成读出电路的运算放大器。参考符号R10a和R10b指示将电流I(图中用粗实线表示)转换为电压的电流/电压转换电阻。参考符号Vref指示参考电压，参考符号Vout1和Vout2指示从相变存储器IC来的检测信号(读出信号)。
图7是图6所示相变存储器件(相变存储器IC)的存储单元区域中的元件和互连的布局示例平面图。在图7中，与图6中相同的元件用相同的参考符号表示。
在图7中，参考符号100指示由TiN/Ti层217a和钨(W)层212a组成的地电位插塞。
参考符号104指示由TiN/Ti层217b和钨(W)层212b组成的复合插塞。氮化钛(TiN)层的部分起图1的第一插塞106的作用。钨(W)层212b构成图1中的第二插塞108。复合插塞104具有类似字母L的平面形状(见图5(b))。
在图7中，用粗实线围绕的区域F是活性区域。在垂直方向上设置在存储单元中的四个互连(DP)是构成字线(WL1至WL4)的掺杂多晶硅层；这些互连也用作MOS晶体管的栅极。
在图7中，作为相变层的GST膜设置在水平方向。参考符号Q指示起加热电极作用的第一插塞106与GST膜114之间的连接区域(见图1)；连接区域通过除去第二绝缘膜而形成。
图8是沿图7的A-A线所取的器件横剖面图。在图8中，与图3和4中相同的元件用相同的参考符号指示。
图8中的器件结构除了切割面以外基本上与图3和4所示的复合插塞和地电位插塞的结构相同。
也就是说，复合插塞104由钨(W)层212b和TiN/Ti层217b组成。由作为第一导电材料α的TiN组成的凸起部如参考图1所述的起第一插塞106的作用，相当于加热电极。
第二绝缘膜(氧化物膜)240沉积在复合插塞104上，并被制图为暴露起加热电极作用的第一插塞106的顶表面。作为相变层的GST膜114与暴露的第一插塞106接触。在图中，参考字符Q指示第二绝缘膜(氧化物膜)240的开口。参考符号242指示粘接层(Ti)层，用于改善第二绝缘膜240和GST膜114之间的粘接性能。参考符号116指示GST膜114上的上电极。
地电位插塞100同样由钨(W)层212a和TiN/Ti层217a组成。
在图8中，NMOS晶体管的栅极由掺杂多晶硅层232(厚度：100nm)、硅化钨层234(厚度：100nm)和氮化物膜236(厚度：100nm)层叠而组成。栅极还具有由氮化硅膜(Si3N4)组成的侧壁230。
构成栅极的层232和234的侧面和顶面用绝缘膜(230和236)覆盖，以防止在层232和234与附近的复合插塞104(或地电位插塞100)之间可能的短路。
在图8中，参考符号238指示由TEOS氧化物膜组成的第一层间绝缘膜。参考符号260指示由钨(W)组成的接地电极(接地互连)。
(第五实施方式)
图9是图6所示的相变存储器件(相变存储器IC)的存储单元区域中的元件和互连的布局的另一示例平面图。在图9中，与图7中相同的元件用相同的参考符号指示。
在图9中，参考符号100指示地电位插塞。参考符号104指示复合插塞。复合插塞104具有类似字母P的平面形状(见图5(a))。
在图9中，区域F是活性区域。设置在存储单元垂直方向上的四个互连(DP)是构成字线(WL1至WL4)的掺杂硅层；这些互连也用作MOS晶体管的栅极。
在图9中，配置有作为相变层的GST膜114。参考符号Q指示起加热电极作用的第一插塞106与GST膜114之间的连接区域；连接区是除去第二绝缘膜形成的开口。连接区Q跨接在两个相邻的第一插塞106上。这提供较大的对准余量。这一点将在下面做详细的说明。
在图9中，参考符号260指示地电位互连，其是为使地电位插塞100(与图6电路中的地线G1至G3相对应)接地而制造的接地互连。
下面将参考图10至15描述沿图9中的A-A线所取的剖面结构的制造过程。
图10至15是沿图9中A-A线所取的器件横剖面图，用来表示器件的剖面结构的制造方法。图16是沿图9中B-B线所取的器件的横剖面图。
(1)步骤1(图10)
首先，如图10所示，STI(浅沟隔离)204在p-型半导体衬底200中形成。由STI围绕的区域(场区)是活性区域。然后，栅绝缘膜206在半导体衬底200的表面上形成至例如厚度为7nm。接着，例如顺序沉积掺杂硅232(厚度：100nm)、硅化钨234(厚度：100nm)和氮化物膜236。再形成光刻掩模，相继各向异性地蚀刻氮化物膜236、钨化硅234和掺杂多晶硅232。
接着氮化硅膜在整个半导体衬底表面上形成。侧壁230通过各向异性蚀刻例如RIE(活性离子蚀刻)而形成。由此，所形成的MOS晶体管的栅极构成图6中电路的字线DP(WL1至WL4)。
(2)步骤2(图11)
如图11所示，形成由TEOS氧化物膜构成的第一层间绝缘膜238(厚度：700nm)，并通过CMP(化学机械抛光)变平。然后，第一层间绝缘膜238被制图形成接触孔(开口例如直径为200nm)239a，该孔具有圆的平面形状并且在其中将要形成地电位插塞100，和接触孔(开口)239b，该孔具有类似字母P的平面形状(见图8和5(a))并且在其中将要形成复合插塞104；参考符号239b指示与凸起部相对应的窄槽，在下面的描述中将称为槽239b。槽239b的宽度例如为100nm。
(3)步骤3(图12)
图12的器件结构如已描述过的通过图4(b)至4(d)的步骤形成。也就是说，首先，形成TiN/Ti膜217(217a和217b；Ti膜厚度：15nm，TiN膜厚度：50nm)。这时，凸起部的窄槽239b(见图11)以TiN/Ti膜217b完全填充。另一方面，宽槽239a(见图11)仅在底面和侧面以TiN/Ti覆盖。然后，钨(W)212(212a和212b)沉积至厚度约为250nm。钨(W)膜和TiN/Ti采用CMP相继变平。这样形成地电位插塞100和复合插塞104。然后，在地电位插塞100上形成地电位互连(接地互连)260。
(4)步骤4(图13)
如图13所示，形成第二绝缘膜(例如，HDP(高密度等离子体)氧化物膜)262。接着，形成作为粘接层(厚度：约1nm)的钛(Ti)膜242，然后形成抗蚀掩模。接着，对作为粘接层的钛(Ti)膜242和第二绝缘膜(HDP氧化物膜)262利用掩模进行制图。通过有选择地除去第二绝缘膜262而形成开口的连接区Q，就这样形成。
应当注意，连接区(开口)Q跨接在两个相邻的起加热电极作用的第一插塞106上；两个相邻的第一插塞106与填充在窄槽中的TiN/Ti层217b的TiN层相对应。连接区跨接在两个相邻加热电极上，不可避免地形成一个长的开口图形。与环形图形的成形即只暴露加热电极的顶面的小区域图形相比，这使开口图形的成形变得更为方便，只是顺序处理粘接层242和第二绝缘膜262的步骤。就圆的图形来说，如果在开口图形和加热电极之间出现明显的对准偏差，则很可能完全阻碍加热电极顶面的暴露(不适当的接触)。相反，用拉长开口的图形，即使在开口图形的纵向上开口图形与加热电极之间有明显的对准偏差，也不大可能完全阻碍加热电极顶面的暴露(不适当的接触)，因为开口在水平方向延伸。因此，形成开口图形能提供较大的(掩模)对准余量，所以比较容易。
(5)步骤5(图14)
如图14所示，形成GST膜114作为相变层。在GST膜114上形成由钨(W)(厚度：50nm)组成的上电极层116。
(6)步骤6(图15)
如图15所示，形成第三层间绝缘膜250。然后，第二接触孔在第三层间绝缘膜250的一部分中形成，接触插塞252在第二接触孔中形成。接着，钨(W)层254被沉积并制成图形。钨层254构成图6中电路中的位线B1至B3。
因此，使用根据本发明的复合插塞的相变存储器件(相变存储器IC)的制造完成。在图15中，用点划线围绕的区域X是相变发生的区域(相变区域)。
图16是沿图9中的B-B线所取的器件剖面图。
沿B-B线的剖面图示出四个NMOS晶体管、四个复合插塞和地电位互连(接地互连)260。复合插塞包括钨层212b和TiN/Ti层217b，如上所述；钨层212b与图1中的第二插塞108相对应，TiN层构成图1中的第一插塞106。只有第二绝缘膜262和第三层间绝缘膜250在剖面结构的上半部形成。
(第六实施方式)
图17是图6所示相变存储器件(相变存储器IC)的存储单元区域中元件和互连的布局又一示例的平面图。在图17中，与图7和9相同的元件用相同的参考符号指示。
在图17中，两个地电位插塞100a和100b配置在一个活性区F中，相应地设置两个地电位互连(接地互连)如参考符号260a和260b所示。
另外，在图17中，凸出型(T形(见图5(C)))复合插塞104a和104b配置在一个活性区F中。在图17中，两个相邻的地电位插塞(100a和100b)减小电路中地线的寄生电阻。这能使电路工作更加稳定。
(第七实施方式)
在本实施方式中，将描述采用相变层的顶面没有电极的结构来改善热效率的示例。
关于上面的实施方式所描述的复合插塞，起接触插塞作用的第二插塞108处在起加热电极作用的第一插塞106的侧面。由第一插塞106产生的热可能向第二插塞108逸散，使刷新操作的热效率稍稍降低，特别是复位操作。
因此，采用在相变层的顶面没有电极的结构阻止热量从相变层的顶面辐射。这能充分补偿复合插塞中的热损失，能防止热效率下降。
紧接在相变层的相变区上面的电极(图1中的参考符号116)起散热片的作用，允许热量逸出；相变区处于第一插塞和相变层之间的界面附近。因此，在本实施方式中，没有电极配置在相变层的顶面。另外，引线电极层在远离第一插塞和相变层之间的界面的位置与相变层的底面接触。还有，第二接触插塞与引线电极相连形成流经相变层的电流的通路。
图18是根据本发明的相变存储器件示例的基本结构说明图，其采用在相变层的顶面上没有电极的结构。
图18中的相变存储器件的结构与图1的相变存储器件的结构基本相同，不同的是电极与相变层114相连。在图18中，代替图1所示上电极116的引线电极304配置在相变层114上。电极端子P(第二接触插塞)与引线电极304的顶面相连。
相变区X处于起加热电极作用的第一插塞106与相变层114之间的界面附近。引线电极304在远离相变区X的位置与相变层114的底面的一部分接触。第二接触插塞与引线电极未被相变层114覆盖的顶面部分相连，用作电极端子P；在实际IC中，位线与第二接触插塞相连并相当于电极端子P。
从图18可以明显看出，没有电极紧接在相变区X的上面，能完全阻止热量(HT)从图1所示的上电极116辐射出去。在图18中，在指示热量的箭头HT上的×表示没有热量辐射。这就能改善刷新操作的热效率，特别是复位操作。
也就是说，处于相变层114下面的电极(复合插塞104)的可能的热损失能通过改变设置在图1中的相变层114上的上电极116的连接情况进行补偿。这样能防止热效率的降低。
另外，在根据本实施方式的相变存储器件中，相变层114的底面与引线层(金属层)304接触。与相变层和下绝缘膜接触的结构相比，能改善粘接性能。
即使由钛(Ti)的薄膜或诸如此类构成的粘接层(图18中未示)在引线电极层304上形成，避免与相变区X的接触也可防止引线电极层304和相变区X中的粘接层的元件耦合的缺点，这些耦合可能改变层的成分。这可消除刷新性能上的不利影响。本发明在可靠地防止相变层的泄放方面也是有效的，不会影响相变存储器件的刷新性能。
另外，使用图18中的引线电极结构，能使第二接触插塞的位置通过改变引线电极层304的图形而自由地变化。这能有效地改善布局设计的自由度。
还有，引线电极层304与相变层114无关。因此，在形成引线电极层304的步骤中，外围电路的互连和电极能同时形成。这对制造大规模LSI是有利的。
在电极配置在相变层114上以后，需要进行下面的操作：在电极上配置层间绝缘膜，在层间绝缘膜中形成接触孔，在接触孔中填埋接触插塞，和将电极端子P连接至接触插塞。在形成接触孔期间，如果起蚀刻阻挡器作用的上电极(图1中的参考符号116)被穿透，则相变层114可能被暴露使线污染。从相变层114放出的气体可填充接触孔防止接触插塞被真的掩埋；这种事故很难得发生，但可能性不是没有。相反，使用图18中的引线电极层304结构来解决制造过程中出现的问题是有效的。
引线电极层304的形成，能利用制造硅基LST的基本工艺技术容易地完成，不要求任何特别的步骤。这能使图18的相变存储器件易于大量生产。
因此，图18的相变存储器件对于补偿复合插塞104的热量损失防止热效率下降，是有效的。图18的相变存储器件还具有许多优点：粘接层能容易形成，制造过程没有问题并能与外围电路的制造同时进行。和布局设计有高自由度。这对大规模相变存储器IC的稳定大量生产是有利的。
图19是采用图18所示结构，在相变层的顶面没有电极的相变存储器件的存储单元部分的布局示例平面图，图19所示布局的许多元件也包含在图9中的布局中，因此用相同的参考符号指示。
在图19中，参考符号100指示地电位插塞。参考符号104指示复合插塞。复合插塞104具有类似字母P的平面形状(见图5(a))。
在图19中，区域F是活性区域。处于存储单元区中垂直方向上的两个互连(DP)是构成字线(WL1和WL2)的掺杂硅层；这些互连也用作MOS晶体管的栅极。
在图19中，配置有作为相变层的GST膜114。参考符号Q指示起加热电极作用的第一插塞106与GST膜114之间的连接区；连接区是通过除去第二绝缘膜形成的开口区。连接区Q跨接在两个相邻的第一插塞106上。这能提供较大的对准余量。这一点将在下面进行描述。在图9中，参考符号260指示使地电位插塞100接地的由钨(W)组成的地电位互连；地电位互连是与图6电路中地线G1至G3相对应的接地互连。
参考符号304指示与相变层114(GST)的底面部分相连的引线电极层。参考符号CN3指示第二接触孔，它的第二接触插塞与引线电极层304相连。
下面将参考图20至22描述采用例如图19所示引线电极的结构的制造方法。
图20是沿图19中的A-A线所取的器件横剖面图，其表示引线电极层的制造过程。图21是沿图19中的A-A线所取的器件横剖面图，其表示相变层的制造过程。图22是沿图19中的A-A线所取的器件横剖面图，其表示位线的制造过程。在这些图中，与图10至12相同的元件用相同参考符号指示。
首先，进行图10至12所示的制造过程，然后进行图20所示引线电极的制造过程。
如图20所示，氧化物膜262(厚度：约50nm)采用等离子体CVP方法在第一层间绝缘膜238上形成，其覆盖复合插塞的起加热电极作用的第一插塞106(TiN/Ti层217b的部分)。然后形成引线电极层304；引线电极层304由构成主电极层的钨(W)层303和钛(Ti)构成的粘接层302组成。也就是说，钨(W)沉积形成厚度约为50nm的层303作为主电极层，钛(Ti)沉积形成厚度约为1nm的层302作为粘接层。然后形成抗蚀掩模(未示)，利用抗蚀掩模连续干刻蚀钛(Ti)层302和钨(W)层303。这样形成引线电极层304。连续进行干刻对氧化膜262制图以形成开口Q。
应当注意，氧化物膜262中的开口Q具有倾斜(锥形)的横截面。这使被处理的引线电极层304的末端能自动地与起加热电极作用的第一插塞106(TiN/Ti层217b的TiN层)的暴露末端在水平方向隔离预定的距离“H”。这一点将在下面做专门描述。
起加热电极作用的第一插塞106的位置与被处理的引线电极层304(Ti层302和W层303)的末端之间的关系是很重要的。也就是说，引线电极层304(Ti层302和W层303)必须不妨碍起加热电极作用的第一插塞106(TiN/Ti层217b中的TiN层)与相变层114(GST)之间的适当接触。但是，当引线电极层304(Ti层302和W层303)和末端太远离起加热电极作用的第一插塞106(217b)与相变层114(GST)之间的界面附近时，不能满足减小存储单元体积的要求。根据本发明的制造相变存储器件的方法采用的是所谓自对准技术，用于自动确定加热电极和引线电极的相对位置。
当引线电极层304和氧化物膜262使用共用掩模(图20未示)顺序地蚀刻时，引线电极层304的较高蚀刻速率给引线电极层304的被处理部分提供基本上垂直的截面。另一方面，氧化物膜262的较低蚀刻速率使反应生成物在蚀刻期间粘附于氧化物膜262，给氧化物膜的被处理部分提供锥形(倾斜)的截面。这使加热电极(第一插塞106)与相变层之间的界面末端从引线电极层304的末端隔开距离“H”，氧化物膜262被处理的端面在水平方向上凸出这一距离而形成倾斜的表面。这就自动确定了引线电极层304的末端和加热电极(第一插塞106)与相变层之间的界面的相对位置。因此，定位没有问题，方便于相变存储器元件的制造。
应当注意，在图20的处理中，引线电极层304的材料(302和303)也在外围电路区域中被图形化，允许电极和互连同时形成。也就是说，引线电极层304在与制造过程的联系中，与相变层114(GST)无关。因此，在存储单元区域形成引线电极层304期间，电极和互连能同时在外围电路区域中形成。这允许对不同的操作使用同一制造过程，使大规模相变存储器IC制造变得方便。
在图21的处理中，相变层114(GST)的厚度为例如约100nm，采用溅射方法在半导体衬底的表面上形成。在相变层114(GST)上形成处理掩模(未示)，然后使用处理掩模对其制图。在图形化以后，除去处理掩模。
在图22的处理中，形成第三层间绝缘膜250，然后在第三层间绝缘膜250的一部分中形成第二接触孔，在第二接触孔中形成第二接触插塞252。位线254由钨(W)组成，并与图6中的B1至B3相对应。图22中用点划线包围的区域X是相变区。
本发明已参考实施方式做了描述。但是，本发明不限于这些实施方式。许多变形和应用可能落在本发明的范围内。
例如，开关器件如双极晶体管，PN结二极管或肖特基势垒二极管可以用来代替构成存储单元的MOS晶体管。不同于硫族化物半导体的材料可以用作相变层。如图26所示的这种电路方案可用于相变存储器IC；与输入不同波形的脉冲不同，这个电路方案有选择地以不同大小的电流激励晶体管。
如上所述，加热电极通常堆叠在接触插塞上，不可避免地造成多层结构。但是，本发明使用复合插塞允许接触插塞和加热电极(加热插塞)设置在同一接触孔中。这提供一种接触插塞和加热电极形成单层的结构。这同样也简化制造相变存储器件的过程，并减小相变存储器件的体积。
增加第二插塞的体积，构成复合插塞，能减小复合的接触插塞整体的电阻。
复合插塞能容易地用这样的方法形成，即通过改变用来形成层间绝缘膜中的接触孔的掩模图形，形成具有宽主体部和窄的凸起部形状的接触孔，并相继地用不同类型的材料(例如TiN和W)以调整过的结果膜的厚度填充接触孔；接触孔为例如P和L形或类似凸出形。这对大量生产相变存储器是有利的。
当由高导电材料材料构成的第二插塞具有比第一插塞大的体积时，复合插塞的电阻主要由第二插塞确定。这能减小复合插塞整体的电阻值而不影响电路的操作。
比较好的是，第一导电材料和第二导电材料之间在电阻率上有大约10倍的差别。使用例如氮化钛(TiN)作第一导电材料和钨(W)作第二导电材料，能基本上实现这种差别。因此，这种差别不限制材料的选择。
通过采用相变层的顶面没有电极和使引线电极与相变层接触的结构，本发明也能改善热效率。关于复合插塞，起接触插塞作用的第二导电材料处于起加热电极作用的第一插塞的侧面。第一插塞的热量因而向第二插塞逸散。这可能稍稍降低写操作特别是复位操作时的热效率。因此，采用相变层的顶面没有起散热片作用的电极的结构，以防止相变层顶面的热辐射。这能充分补偿复合插塞中的热损失，能防止热效率下降。
为采用相变层的顶面没有电极的结构，引线电极在远离第一插塞和相变层之间的界面的位置上与相变层的底面接触。接触插塞与引线电极相连，形成电流经由其流过相变层的电流通路。这种结构能用普通的LSI制造过程来制造而不会造成任何问题。
相变层和引线电极层之间的粘接性能，能通过在引线电极层的组件即主电极层(例如钨(W)的金属层)上设置粘接层(钛(Ti)或诸如此类)而得以改善。粘接层不接触发生相变的相变区。这对防止由相变区中的相变层和引线电极层元件的耦合引起的成分变化所造成的刷新特性的可能退化，是有利的。
根据本发明，调整接触孔的平面图形、槽的宽度以及第一和第二导电材料的薄膜厚度，能简单地利用填充接触孔的技术(CVD或诸如此类)使复合插塞容易形成。
本发明也能利用通用制造技术而不需要提供专门的制造过程，来制造大规模相变存储器件；大规模相变存储器件是相变存储器IC，其具有存储单元选择用的开关元件，复合插塞，加热电极，相变层和在相变层的顶面形成的电极或引线电极和与加热电极相连的第二接触插塞。
通过在同一制造过程中同时形成复合插塞和地电位插塞，能减少制造步骤。
不用专门技术而只用通用的半导体制造技术，本发明能使相变存储器件中的每一存储单元的层结构减至最小，达到减小相变存储器件的体积、简化结构和减少制造步骤的目的。本发明还能防止来自相变层的上电极的热辐射，按需改善热效率。这能使大规模相变存储器件大量生产。
本发明使用复合插塞发挥如下效果：使相变存储器件中的每一存储单元的层结构减至最小，达到减小相变存储器件的体积、简化结构和减少制造步骤的目的，能大量生产相变存储器件。因此，本发明对使用硫族化物相变膜的相变存储器件(相变存储器LSI)，制造复合插塞的方法和制造相变存储器件的方法，是很有用的。