像素专利检索-像素宏模块多媒体工具与应用专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

像素

阅读：550发布：2020-05-12

IPRDB可以提供像素专利检索，专利查询，专利分析的服务。并且本发明公开了一种像素，包含分压单元、液晶电容、控制单元、第一电容、写入单元以及调整单元。分压单元的第一端用以接收第一电源电压，控制端用以接收第一控制信号。液晶电容电性耦接分压单元的第二端。控制单元电性耦接分压单元，控制端用以接收第二控制信号。写入单元电性耦接第一电容，用以根据第三控制信号以提供第一像素数据信号至第一电容。调整单元电性耦接第一电容，用以接收第二电源电压，并根据第一电容所储存的第一像素数据信号对第一电源电压与第二电源电压之间的电压差进行分压，而控制液晶电容储存的电压，进而控制液晶电容对应的液晶。，下面是像素专利的具体信息内容。

权利要求

1.一种像素，其特征在于，包含：

一第一分压单元，具有一第一端、一第二端及一控制端，该第一端用以接收一第一电源电压，该控制端用以接收一第一控制信号，并根据该第一控制信号决定该第一分压单元的该第一端与该第二端是否导通；

一液晶电容，电性耦接该第一分压单元的该第二端；

一第一控制单元，电性耦接该第一分压单元，具有一第一端、一第二端及一控制端，该控制端用以接收一第二控制信号，并根据该第二控制信号决定该第一控制单元的该第一端与该第二端是否导通；

一第一电容；

一第一写入单元，电性耦接该第一电容，用以根据一第三控制信号以提供一第一像素数据信号至该第一电容；以及一第一调整单元，电性耦接该第一电容，用以接收一第二电源电压，并根据该第一电容所储存的该第一像素数据信号以搭配该第一分压单元与该第一控制单元，在该第一分压单元的该第一端与该第一控制单元的该第二端导通的情形下，对该第一电源电压与该第二电源电压之间的电压差进行分压，而控制该液晶电容储存的电压，进而控制该液晶电容对应的液晶。

2.如权利要求1所述的像素，其特征在于，该第一控制单元用以根据该第二控制信号以导通或关闭该第一分压单元与该第二电源电压之间的电流路径。

3.如权利要求2所述的像素，其特征在于，该第一控制单元的两端分别电性耦接该第一分压单元及该第一调整单元，或该第一调整单元的两端分别电性耦接该第一分压单元及该第一控制单元。

4.如权利要求1所述的像素，其特征在于，还包含：

一第二分压单元，具有一第一端、一第二端及一第控制端，该第一端用以接收该第一电源电压或一第三电源电压，该第二端电性耦接于该液晶电容，该控制端用以接收该第一控制信号，并根据该第一控制信号决定该第二分压单元的该第一端与该第二端是否导通；

一第二控制单元，电性耦接该第二分压单元，具有一第一端、一第二端及一控制端，该控制端用以接收该第二控制信号，并根据该第二控制信号决定该第二控制单元的该第一端与该第二端是否导通；

一第二电容；

一第二写入单元，电性耦接该第二电容，用以根据该第三控制信号以提供一第二像素数据信号至该第二电容；以及一第二调整单元，电性耦接该第二电容，用以接收该第二电源电压或一第四电源电压，并根据该第二电容所储存的该第二像素数据信号以搭配该第二分压单元与该第二控制单元，在该第二分压单元的该第一端与该第二控制单元的该第二端导通的情形下，对该第一电源电压及该第三电源电压其中一者与该第二电源电压及该第四电源电压其中一者之间的电压差进行分压，而控制该液晶电容储存的电压，进而控制该液晶电容对应的液晶。

5.如权利要求4所述的像素，其特征在于，该第二控制单元用以根据该第二控制信号以导通或关闭该第二分压单元与该第二电源电压或该第四电源电压之间的电流路径。

6.如权利要求5所述的像素，其特征在于，该像素还包含一储存电容，该储存电容的两端分别电性耦接该液晶电容的两端。

7.如权利要求4或5所述的像素，其特征在于，还包含：一第一储存电容，该第一储存电容的一端电性耦接于该液晶电容的一第一端，该第一储存电容的另一端电性耦接该第一调整单元的第二端；以及一第二储存电容，该第二储存电容的一端电性耦接于该液晶电容的一第二端，该第二储存电容的另一端电性耦接该第二调整单元的第二端。

8.如权利要求4或5所述的像素，其特征在于，还包含：一第一储存电容，该第一储存电容的一端电性耦接于该液晶电容的一第一端，该第一储存电容的另一端用以接收一第一共同电压；及一第二储存电容，该第二储存电容的一端电性耦接于该液晶电容的一第二端，该第二储存电容的另一端用以接收一第二共同电压。

9.一种像素，其特征在于，包含：

一第一晶体管，包含：

一第一端，用以接收一第一电源电压；

一第二端；以及

一控制端，用以接收一第一控制信号，并根据该第一控制信号决定该第一晶体管的该第一端与该第二端是否导通；

一液晶电容，包含一第一端及一第二端，其中该液晶电容的该第一端电性耦接于该第一晶体管的该第二端；

一第二晶体管，包含一第一端、一第二端及一控制端，该控制端用以接收一第二控制信号，并根据该第二控制信号决定该第二晶体管的该第一端与该第二端是否导通；

一第一电容，包含一第一端及一第二端；

一第三晶体管，包含：

一第一端，用以接收一第一像素数据信号；

一第二端，电性耦接于该第一电容的该第一端；以及

一控制端，用以接收一第三控制信号，并根据该第三控制以提供该第一像素数据信号至该第一电容；以及一第四晶体管，包含：

一第一端，电性耦接于该第一晶体管的该第二端；

一第二端，用以接收一第二电源电压；以及

一控制端，电性耦接于该第一电容的该第一端；并根据该第一电容所储存的该第一像素数据信号以搭配该第一晶体管与该第二晶体管，在该第一晶体管的该第一端与该第二晶体管的该第二端导通的情形下，对该第一电源电压及该第二电源电压之间的电压差进行分压，而控制该液晶电容储存的电压，进而控制该液晶电容对应的液晶。

10.如权利要求9所述的像素，其特征在于，该第二晶体管的该第一端电性耦接于该第一晶体管的该第二端，该第二晶体管的该第二端电性耦接于该第四晶体管的该第一端，该第二晶体管的该控制端用以接收该第二控制信号；或者该第二晶体管的该第一端电性耦接于该第四晶体管的该第二端，该第二晶体管的该第二端用以接收该第二电源电压，该第二晶体管的该控制端用以接收该第二控制信号。

11.如权利要求10所述的像素，其特征在于，该像素还包含一储存电容，该储存电容的两端分别电性耦接该液晶电容的两端。

12.如权利要求9所述的像素，其特征在于，该液晶电容包含一第一端及一第二端，该液晶电容的该第一端电性耦接于该第一晶体管的该第二端，其中该像素还包含：一第五晶体管，包含：

一第一端，用以接收该第一电源电压或一第三电源电压；

一第二端，电性耦接于该液晶电容；以及

一控制端，用以接收该第一控制信号，并根据该第一控制信号决定该第五晶体管的该第一端与该第二端是否导通；

一第六晶体管，电性耦接于该第五晶体管，具有一第一端、一第二端及一控制端，该控制端用以接收该第二控制信号，并根据该第二控制信号决定该第六晶体管的该第一端与该第二端是否导通；以及一第三电容，包含一第一端及一第二端；

一第七晶体管，包含：

一第一端，用以接收一第二像素数据信号；

一第二端，电性耦接于该第三电容的该第一端；以及

一控制端，用以接收该第三控制信号，并根据该第三控制信号以提供该第二像素数据信号至该第三电容；以及一第八晶体管，包含：

一第一端，电性耦接于该第五晶体管的该第二端；

一第二端，用以接收该第二电源电压或一第四电源电压；及一控制端，电性耦接于该第三电容的该第一端，并根据该第三电容所储存的该第二像素数据信号以搭配该第五晶体管与该第六晶体管，在该第五晶体管的该第一端与该第六晶体管的该第二端导通的情形下，对该第一电源电压及该第三电源电压其中一者与该第二电源电压及该第四电源电压其中一者之间的电压差进行分压，而控制该液晶电容储存的电压，进而控制该液晶电容对应的液晶。

13.如权利要求12所述的像素，其特征在于，该第六晶体管的该第一端电性耦接于该第五晶体管的该第二端，该第六晶体管的该第二端电性耦接于该第八晶体管的该第一端，该第六晶体管的该控制端用以接收该第二控制信号；

或者该第六晶体管的该第一端电性耦接于该第八晶体管的该第二端，该第六晶体管的该第二端用以接收该第二电源电压，该第六晶体管的该控制端用以接收该第二控制信号。

14.如权利要求13所述的像素，其特征在于，该像素还包含一储存电容，该储存电容的两端分别电性耦接该液晶电容的两端。

15.如权利要求12或13所述的像素，其特征在于，还包含：一第一储存电容，该第一储存电容的一端电性耦接于该液晶电容的一第一端，该第一储存电容的另一端电性耦接该第四晶体管的第二端；及一第二储存电容，该第二储存电容的一端电性耦接于该液晶电容的一第二端，该第二储存电容的另一端电性耦接该第八晶体管的第二端。

16.如权利要求12或13所述的像素，其特征在于，还包含：一第一储存电容，该第一储存电容的一端电性耦接于该液晶电容的一第一端，该第一储存电容的另一端用以接收一第一共同电压；及一第二储存电容，该第二储存电容的一端电性耦接于该液晶电容的一第二端，该第二储存电容的一第二端用以电性耦接于一第二共同端。

说明书全文

像素

技术领域

[0001] 本发明有关于一种显示技术，且特别是有关于一种像素。

背景技术

[0002] 随着液晶显示器解析度越来越高，画面频率亦越来越快，此现象导致传统像素的栅极的开启时间缩短，充电时间亦相应地缩短，因此，于充电时，液晶感受到的电场频率会变快。当上述频率超过临界值时，液晶的介电系数会变小，导致其液晶盒的电容亦相应地变小，然而，于传统像素的薄膜晶体管关闭后，液晶盒电场将回到稳态，液晶的介电系数随之回复到较大的状态，此时定电荷的像素系统，其液晶盒的两端点电压就会下降，造成亮度的异常。

[0003] 为降低上述情形，在操作频率较高的显示器(如场序(field sequential)显示器)中，或在采用高介电系数液晶(如蓝相液晶(blue phase LC)，铁电液晶(ferroelectric LC))的显示器中，需要大面积的储存电容，而大幅损失开口率。

[0004] 由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。

发明内容

[0005] 发明内容旨在提供本发明内容的简化摘要，以使阅读者对本发明内容具备基本的理解。此发明内容并非本发明内容的完整概述，且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。

[0006] 本发明内容的一目的是在提供一种像素。

[0007] 本发明内容的一技术态样系关于一种像素，其包含第一分压单元、液晶电容、第一控制单元、第一电容、第一写入单元以及第一调整单元。第一分压单元具有第一端、第二端及第控制端，第一端用以接收第一电源电压，控制端用以接收第一控制信号，并根据第一控制信号决定第一分压单元的第一端与第二端是否导通。液晶电容电性耦接第一分压单元的第二端。第一控制单元电性耦接第一分压单元，具有第一端、第二端及控制端，控制端用以接收第二控制信号，并根据第二控制信号决定第一控制单元的第一端与第二端是否导通。第一写入单元电性耦接第一电容，用以根据第三控制信号以提供第一像素数据信号至第一电容。第一调整单元电性耦接第一电容，用以接收第二电源电压，并根据第一电容所储存的第一像素数据信号以搭配第一分压单元与第一控制单元，在第一分压单元与第一控制单元的第一端与第二端导通的情形下，对第一电源电压与第二电源电压之间的电压差进行分压，而控制液晶电容储存的电压，进而控制液晶电容对应的液晶。

[0008] 本发明内容的另一技术态样关于一种像素，其包含第一晶体管、液晶电容、第二晶体管、第一电容、第三晶体管及第四晶体管。第一晶体管、第二晶体管、第三晶体管及第四晶体管皆包含第一端、第二端及控制端。液晶电容及第一电容皆包含第一端及第二端。第一晶体管的第一端用以接收第一电源电压，第一晶体管的控制端用以接收第一控制信号，并根据第一控制信号决定第一晶体管的第一端与第二端是否导通。液晶电容的第一端电性耦接于第一晶体管的第二端。第二晶体管的控制端用以接收第二控制信号，并根据第二控制信号决定第二晶体管的第一端与第二端是否导通。第三晶体管的第一端用以接收第一像素数据信号，第三晶体管的第二端电性耦接于第一电容的第一端，第三晶体管的控制端用以接收第三控制信号，并根据第三控制以提供第一像素数据信号至第一电容。第四晶体管的第一端电性耦接于第一晶体管的第二端，第四晶体管的第二端用以接收第二电源电压，第四晶体管的控制端电性耦接于第一电容的第一端。

[0009] 因此，根据本发明的技术内容，本发明实施例藉由提供一种像素，藉以改善像素于高频充电的状况下，液晶介电系数下降，而导致电荷量不足、电压及亮度下降的问题。

[0010] 在参阅下文实施方式后，本发明所属技术领域的技术人员当可轻易了解本发明的基本精神及其他发明目的，以及本发明所采用的技术手段与实施态样。

附图说明

[0011] 为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明如下：

[0012] 图1A为依照本发明一实施例绘示一种像素的示意图。

[0013] 图1B为依照本发明再一实施例绘示一种信号波形示意图。

[0014] 图2为依照本发明另一实施例绘示一种像素的示意图。

[0015] 图3为依照本发明再一实施例绘示一种像素的示意图。

[0016] 图4为依照本发明又一实施例绘示一种像素的示意图。

[0017] 图5A为依照本发明另一实施例绘示一种像素的示意图。

[0018] 图5B为依照本发明又一实施例绘示一种信号波形示意图。

[0019] 图6A为依照本发明再一实施例绘示一种像素的示意图。

[0020] 图6B为依照本发明另一实施例绘示一种信号波形示意图。

[0021] 图7为依照本发明又一实施例绘示一种像素的示意图。

[0022] 图8为依照本发明另一实施例绘示一种像素的示意图。

[0023] 图9A为依照本发明再一实施例绘示一种像素的示意图。

[0024] 图9B为依照本发明另一实施例绘示一种信号波形示意图。

[0025] 图10为依照本发明又一实施例绘示一种像素的示意图。

[0026] 图11为依照本发明另一实施例绘示一种像素的示意图。

[0027] 图12为依照本发明再一实施例绘示一种像素的示意图。

[0028] 图13为依照本发明又一实施例绘示一种像素的示意图。

[0029] 图14为依照本发明另一实施例绘示一种像素的示意图。

[0030] 根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。

[0031] 其中，附图标记：

[0032] 100A1～100A7：像素

[0033] 100B1～100B7：像素

[0034] 110：第一分压单元

[0035] 120：第一控制单元

[0036] 130：第一写入单元

[0037] 140：第一调整单元

[0038] 210：第二分压单元

[0039] 220：第二控制单元

[0040] 230：第二写入单元

[0041] 240：第二调整单元

具体实施方式

[0042] 为了使本发明内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。

[0043] 除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属技术领域的技术人员所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。

[0044] 另外，关于本文中所使用的“耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

[0045] 本发明实施例提出一种像素，说明如后，此像素可改善于高频充电的状况下，液晶介电系数下降，而导致电荷量不足、电压及亮度下降的问题。

[0046] 图1A为依照本发明一实施例绘示一种像素的示意图。如图所示，像素100A1包含第一分压单元110、液晶电容Clc、第一控制单元120、第一写入单元130、第一电容Ca1及第一调整单元140。第一分压单元110具有第一端、第二端及控制端，第一端用以接收第一电源电压Vps，控制端用以接收第一控制信号Gate 1，并根据第一控制信号Gate 1决定第一分压单元110的第一端与第二端是否导通。液晶电容Clc的一端电性耦接第一分压单元110的第二端，液晶电容Clc的另一端用以接收共同电压COM[n]。第一控制单元120电性耦接第一分压单元
110，其具有第一端、第二端及控制端，其控制端用以接收第二控制信号Gate 2，并根据第二控制信号Gate 2决定第一控制单元120的第一端与第二端是否导通。

[0047] 此外，第一写入单元130电性耦接第一电容Ca1，用以根据第三控制信号Scan以提供第一像素数据信号Data1至第一电容Cal。第一调整单元140电性耦接第一电容Cal，用以接收第二电源电压Vss，并根据第一电容Cal所储存的第一像素数据信号Data1以搭配第一分压单元110与第一控制单元120，在第一分压单元110与第一控制单元120的第一端与第二端导通的情形下，对第一电源电压Vps与第二电源电压Vss之间的电压差进行分压，而控制液晶电容Clc储存的电压，进而控制液晶电容Clc对应的液晶。

[0048] 如此一来，第一调整单元140可根据第一电容Cal所储存的第一像素数据信号Data1来调整其电阻率，在写入第一像素数据信号Data1之后，可搭配第一分压单元110来控制液晶电容Clc储存的电压，进而持续透过第一分压单元110与第一电压源Vps控制液晶电容Clc对应的液晶，相较于传统的液晶像素结构，本列的像素写入像素数据信号之后，他列的像素写入像素数据信号时，仍然可以持续的对本列的液晶电容Clc充电，藉以改善像素于高频充电的状况下，液晶介电系数下降，而导致电荷量不足、电压及亮度下降的问题。

[0049] 于实现本发明时，第一分压单元110，第一控制单元120，第一写入单元130及第一调整单元140可分别以第一晶体管T1，第二晶体管T2，第三晶体管T3及第四晶体管T4来实现。第一晶体管T1，第二晶体管T2，第三晶体管T3及第四晶体管T4皆包含第一端，第二端及控制端。第一晶体管T1的第一端用以接收第一电源电压Vps，第一晶体管T1的控制端用以接收第一控制信号Gate1，并根据第一控制信号Gate1决定第一晶体管T1的第一端与第二端是否导通。此外，液晶电容Clc包含第一端及第二端，液晶电容Clc的第一端电性耦接于第一晶体管T1的第二端。第二晶体管T2的控制端用以接收第二控制信号Gate2，并根据第二控制信号Gate2决定第二晶体管T2的第一端与第二端是否导通。因此，当液晶电容Clc充电结束后，像素100A1可关闭第一晶体管T1及第二晶体管T2，以降低功率损耗。

[0050] 此外，第一电容Ca1包含第一端及第二端。第三晶体管T3的第一端用以接收像素数据信号Data1，第三晶体管T3的第二端电性耦接于第一电容Ca1的第一端，第三晶体管T3的控制端用以接收第三控制信号Scan，并根据第三控制Scan以提供像素数据信号Data1至第一电容Ca1。第四晶体管T4的第一端电性耦接于第一晶体管T1的第二端(直接或间接的电性耦接)，第四晶体管T4的第二端用以接收第二电源电压Vss，第四晶体管T4的控制端电性耦接于第一电容Ca1的第一端。

[0051] 在另一实施例中，第一控制单元120用以根据第二控制信号Gate2以导通第一调整单元140与第一分压单元110或关闭第一调整单元140与第一分压单元110的电流路径。于实现本发明时，第一分压单元110，第一控制单元120，第一写入单元130及第一调整单元140可分别以第一晶体管T1，第二晶体管T2，第三晶体管T3及第四晶体管T4来实现，其中第二晶体管T2的第一端电性耦接于第一晶体管T1的第二端，第二晶体管T2的第二端电性耦接于第四晶体管T4的第一端，第二晶体管T2的控制端用以接收第二控制信号Gate2。

[0052] 图1B为依照本发明再一实施例绘示一种信号波形示意图。如图所示，于周期P1内，第一电源电压Vps为高电压(图中的虚线表示第一电源电压Vps的低电压位准)，共同电压COM[n]为低电压，第一控制信号Gate1及第二控制信号Gate2皆为高位准信号，第三控制信号Scan为高位准信号。第一晶体管T1的控制端根据高位准的第一控制信号Gate1以导通第一晶体管T1的第一端与第二端。第二晶体管T2的控制端用以根据高位准的第二控制信号Gate2以导通第二晶体管T2的第一端与第二端。第三晶体管T3根据高位准的第三控制信号Scan而开启，以提供像素数据信号Data1至第一电容Ca1。第四晶体管T4用以接收第二电源电压Vss，并根据第一电容Ca1所储存的第一像素数据信号Data1以搭配第一晶体管T1与第二晶体管T2，对第一电源电压Vps与第二电源电压Vss之间的电压差进行分压，而控制液晶电容Clc储存的电压，进而控制液晶电容Clc对应的液晶。

[0053] 随后，于周期P2内，第一电源电压Vps维持在高电压状态，第一控制信号Gate1及第二控制信号Gate2亦维持在高位准状态，而第三控制信号Scan及数据信号Data1变为低位准信号。此时，第一晶体管T1及第二晶体管T2根据第一控制信号Gate1及第二控制信号Gate2而导通，因此，得以额外对液晶电容Clc有充放电的时间，而能够降低操作频率。接着，当液晶电容Clc充电结束后(如周期P2之后)，第一控制信号Gate1及第二控制信号Gate2皆变更为低位准信号，第一晶体管T1及第二晶体管T2因而关闭，以降低功率损耗。

[0054] 图2为依照本发明另一实施例绘示一种像素的示意图。如图所示，像素100A2的第一控制单元120的两端分别电性耦接第一分压单元110及第一调整单元140。相较于图1A所示的像素100A1，图2的像素100A2更包含储存电容Cst，第一控制单元120与第一分压单元110电性耦接于节点N1，上述储存电容Cst与液晶电容Clc皆耦接于节点N1。于实现本发明时，第一分压单元110，第一控制单元120，第一写入单元130及第一调整单元140可分别以第一晶体管T1，第二晶体管T2，第三晶体管T3及第四晶体管T4来实现，其中第二晶体管T2的第一端与第一晶体管T1的第二端电性耦接于节点N1，上述储存电容Cst与液晶电容Clc皆耦接于节点N1。于像素100A2中额外配置储存电容Cst的作用在于，倘若液晶电容Clc发生漏电现象，则储存电容Cst可用以补偿液晶电容Clc的损耗。

[0055] 图3为依照本发明再一实施例绘示一种像素的示意图。相较于图1A所示的像素100A1，图3的像素100B1的第一调整单元140的两端分别电性耦接第一分压单元110及第一控制单元120。于实现本发明实施例时，第一分压单元110，第一控制单元120，第一写入单元
130及第一调整单元140可分别以第一晶体管T1，第二晶体管T2，第三晶体管T3及第四晶体管T4来实现，其中第四晶体管T4的第一端电性耦接于第一晶体管T1的第二端，第四晶体管T4的第二端电性耦接于第二晶体管T2的第一端。在另一实施例中，第二晶体管T2的第一端电性耦接于第四晶体管T4的第二端，第二晶体管T2的第二端用以接收第二电源电压Vss，第二晶体管T2的控制端用以接收第二控制信号Gate2。

[0056] 图4为依照本发明又一实施例绘示一种像素的示意图。相较于图3所示的像素100B1，图4的像素100B2更包含储存电容Cst，第一调整单元140与第一分压单元110电性耦接于节点N1，上述储存电容Cst与液晶电容Clc皆耦接于节点N1。于实现本发明时，第一分压单元110，第一控制单元120，第一写入单元130及第一调整单元140可分别以第一晶体管T1，第二晶体管T2，第三晶体管T3及第四晶体管T4来实现，其中第四晶体管T4的第一端与第一晶体管T1的第二端电性耦接于节点N1，上述储存电容Cst与液晶电容Clc皆耦接于节点N1。
于像素100B2中额外配置储存电容Cst的作用在于，倘若液晶电容Clc发生漏电现象，则储存电容Cst可用以补偿液晶电容Clc的损耗。除此之外，图4的像素100B2亦可采用图1B所示的信号波形来加以控制，且像素100B2的内部元件的操作方式类似于上述图1B的相关元件的操作方式，于此不作赘述。

[0057] 图5A为依照本发明另一实施例绘示一种像素的示意图。相较于图1A所示的像素100A1，图5A的像素100A3更包含第二分压单元210、第二控制单元220、第二写入单元230、第二电容Ca2及第二调整单元240。第二分压单元210具有第一端、第二端及第控制端，第一端用以接收第一电源电压Vps，第二端电性耦接于液晶电容Clc，控制端用以接收第一控制信号Gate1，并根据第一控制信号Gate1决定第二分压单元210的第一端与第二端是否导通。第二控制单元220电性耦接第二分压单元210，其具有第一端、第二端及控制端，其控制端用以接收第二控制信号Gate2，并根据第二控制信号Gate2决定第二控制单元220的第一端与第二端是否导通。

[0058] 此外，第二写入单元230电性耦接第二电容Ca2，并用以根据第三控制信号Scan以提供第二像素数据信号Data2至第二电容Ca2。第二调整单元240电性耦接第二电容Ca2，用以接收第二电源电压Vss，并根据第二电容Ca2所储存的第二像素数据信号Data2以搭配第二分压单元210与第二控制单元220，在第二分压单元210与第二控制单元220的第一端与第二端导通的情形下，对第一电源电压Vps与第二电源电压Vss之间的电压差进行分压，而控制液晶电容Clc储存的电压，进而控制液晶电容Clc对应的液晶。

[0059] 于实现本发明时，第二分压单元210、第二控制单元220、第二写入单元230及第二调整单元240可分别以第五晶体管T5、第六晶体管T6、第七晶体管T7及第八晶体管T8来实现。第五晶体管T5、第六晶体管T6、第七晶体管T7及第八晶体管T8皆包含第一端，第二端及控制端。第五晶体管T5的第一端用以接收第一电源电压Vps，第五晶体管T5的第二端电性耦接于液晶电容Clc，第五晶体管T5的控制端用以接收第一控制信号Gate1，并根据第一控制信号Gate1决定第五晶体管T5的第一端与第二端是否导通。第六晶体管T6电性耦接于第五晶体管T5，其具有第一端、第二端及控制端，其控制端用以接收第二控制信号Gate2，并根据第二控制信号Gate2决定第六晶体管T6的第一端与第二端是否导通。第二电容Ca2包含第一端及第二端。

[0060] 此外，第七晶体管T7的第一端用以接收第二像素数据信号Data2，第七晶体管T7的第二端电性耦接于第二电容Ca2的第一端，第七晶体管T7的控制端用以接收第三控制信号Scan，并根据第三控制信号Scan以提供第二像素数据信号Data2至第二电容Ca2。第八晶体管T8的第一端电性耦接于第五晶体管T5的第二端，第八晶体管T8的第二端用以接收第二电源电压Vss，第八晶体管T8的控制端电性耦接于第二电容Ca2的第一端，并根据第二电容Ca2所储存的第二像素数据信号Data2以搭配第五晶体管T5与第六晶体管T6，在第五晶体管T5与第六晶体管T6的第一端与第二端导通的情形下，对第一电源电压Vps与第二电源电压Vss之间的电压差进行分压，而控制液晶电容Clc储存的电压，进而控制液晶电容Clc对应的液晶。

[0061] 如图5A所示的配置方式，倘若晶体管T1～T8的临界电压(Threshold Voltage)改变，由于其采用对称电路的配置方式，因此，晶体管T1～T4的临界电压的改变将与晶体管T5～T8的临界电压的改变一致，从而对液晶电容Clc的储存电压的影响降低。

[0062] 在另一实施例中，第二控制单元220用以根据第二控制信号Gate2以导通第二调整单元240与第二分压单元210或关闭第二调整单元240与第二分压单元210的电流路径。于实现本发明时，第二分压单元210、第二控制单元220、第二写入单元230及第二调整单元240可分别以第五晶体管T5、第六晶体管T6、第七晶体管T7及第八晶体管T8来实现，其中第六晶体管T6的第一端电性耦接于第五晶体管T5的第二端，第六晶体管T6的第二端电性耦接于第八晶体管T8的第一端，第六晶体管T6的控制端用以接收第二控制信号Gate2。

[0063] 图5B为依照本发明又一实施例绘示一种信号波形示意图。如图所示，于周期P1内，第一电源电压Vps为高电压(图中的虚线表示第一电源电压Vps的低电压位准)，第一控制信号Gate1及第二控制信号Gate2皆为高位准信号，第三控制信号Scan为高位准信号。第一晶体管T1及第五晶体管T5的控制端根据高位准的第一控制信号Gate1，以导通第一晶体管T1及第五晶体管T5的第一端与第二端。第二晶体管T2及第六晶体管T6的控制端用以根据高位准的第二控制信号Gate2，以导通第二晶体管T2及第六晶体管T6的第一端与第二端。第三晶体管T3及第七晶体管T7根据高位准的第三控制信号Scan而开启，以分别提供第一像素数据信号Data1及第二像素数据信号Data2至第一电容Ca1及第二电容Ca2。

[0064] 此外，第四晶体管T4用以接收第二电源电压Vss，并根据第一电容Ca1所储存的第一像素数据信号Data1以搭配第一晶体管T1与第二晶体管T2，对第一电源电压Vps与第二电源电压Vss之间的电压差进行分压，且第八晶体管T8用以接收第二电源电压Vss，并根据第二电容Ca2所储存的第二像素数据信号Data2以搭配第五晶体管T5与第六晶体管T6，对第一电源电压Vps与第二电源电压Vss之间的电压差进行分压，而控制液晶电容Clc储存的电压，进而控制液晶电容Clc对应的液晶。

[0065] 随后，于周期P2内，第一电源电压Vps维持在高电压状态，第一控制信号Gate1及第二控制信号Gate2亦维持在高位准状态，而第三控制信号Scan、第一像素数据信号Data1及第二像素数据信号Data2变为低位准信号。此时，第一晶体管T1、第二晶体管T2、第五晶体管T5及第六晶体管T6分别根据相应的第一控制信号Gate1及第二控制信号Gate2而导通，因此，得以额外对液晶电容Clc有充放电的时间，而能够降低操作频率。接着，当液晶电容Clc充电结束后(如周期P2之后)，第一控制信号Gate1及第二控制信号Gate2皆变更为低位准信号，第一晶体管T1、第二晶体管T2、第五晶体管T5及第六晶体管T6因而关闭，以降低功率损耗。

[0066] 图6A为依照本发明再一实施例绘示一种像素的示意图。相较于图5A所示的像素100A3，图6A的像素100A4的第一分压单元110及第二分压单元210分别用以接收第一电源电压VpH1及第三电源电压VpH2，第一调整单元140及第二调整单元240分别用以接收第二电源电压VpL1及第四电源电压VpL2。于实现本发明时，第二分压单元210、第二控制单元220、第二写入单元230及第二调整单元240可分别以第五晶体管T5、第六晶体管T6、第七晶体管T7及第八晶体管T8来实现，其中第一晶体管T1的第一端及第五晶体管T5的第一端分别用以接收第一电源电压VpH1及第三电源电压VpH2，第四晶体管T4的第二端及第八晶体管T8的第二端分别用以接收第二电源电压VpL1及第四电源电压VpL2。如图6A所示的配置方式，其优点在于，第一电源电压VpH1、第二电源电压VpL1、第三电源电压VpH2及第四电源电压VpL2可调整为不同的电压，以进一步拉大液晶电容Clc的储存电压的电压差。

[0067] 图6B为依照本发明另一实施例绘示一种信号波形示意图。除此之外，采用图6B所示的信号波形来控制图6A的像素100A4的基本操作原理，类似于采用图5B所示的信号波形来控制图5A的像素100A3的基本操作原理，两者的主要差异在于，第一晶体管T1及第五晶体管T5分别接收的第一电源电压VpH1及第三电源电压VpH2的电压状况不同，以及第四晶体管T4及第八晶体管T8分别接收的第二电源电压VpL1及第四电源电压VpL2的电压状况不同。

[0068] 举例而言，在周期P1内，第一电源电压VpH1为高电压，第三电源电压VpH2为低电压，第二电源电压VpL1为高电压，而第四电源电压VpL2为低电压。此外，在周期P3内，第一电源电压VpH1为低电压，第三电源电压VpH2为高电压，第二电源电压VpL1为低电压，而第四电源电压VpL2为高电压，由此可知，上述第一电源电压VpH1、第二电源电压VpL1、第三电源电压VpH2及第四电源电压VpL2确实可调整为不同的电压，而能进一步拉大液晶电容Clc的储存电压的电压差。在另一实施例中，举例而言，可设定第一电源电压VpH1为Vps、第二电源电压VpL1为0、第三电源电压VpH2为Vpp/2及第四电源电压VpL2为-Vpp/2，如此一来，即可大幅度提升液晶电容Clc的储存电压的电压差，而提升液晶电容Clc的储存电压的电压差的目的在于，部分液晶材料需要较高的电压才能有效地对其进行控制。

[0069] 图7为依照本发明又一实施例绘示一种像素的示意图。相较于图5A所示的像素100A3，图7的像素100A5更包含储存电容Cst，储存电容Cst的两端分别电性耦接液晶电容Clc的两端。于像素100A5中额外配置储存电容Cst的作用在于，倘若液晶电容Clc发生漏电现象，则储存电容Cst可用以补偿液晶电容Clc的损耗。

[0070] 图8为依照本发明另一实施例绘示一种像素的示意图。相较于图5A所示的像素100A3，图8的像素100A6更包含第一储存电容Cst1及第二储存电容Cst2。第一储存电容Cst1的一端电性耦接于液晶电容Clc的第一端，第一储存电容Cst1的另一端电性耦接第一调整单元140的第二端。第二储存电容Cst2的一端电性耦接于液晶电容Clc的第二端，第二储存电容Cst2的另一端电性耦接第二调整单元240的第二端。

[0071] 于实现本发明时，第二分压单元210、第二控制单元220、第二写入单元230及第二调整单元240可分别以第五晶体管T5、第六晶体管T6、第七晶体管T7及第八晶体管T8来实现，其中第一储存电容Cst1的一端电性耦接于液晶电容Clc的第一端，第一储存电容Cst1的另一端电性耦接第四晶体管T4的第二端。第二储存电容Cst2的一端电性耦接于液晶电容Clc的第二端，第二储存电容Cst2的另一端电性耦接第八晶体管T8的第二端。于像素100A6中额外配置第一储存电容Cst1及第二储存电容Cst2的作用在于，倘若液晶电容Clc发生漏电现象，则第一储存电容Cst1及第二储存电容Cst2可用以补偿液晶电容Clc的损耗。

[0072] 图9A为依照本发明再一实施例绘示一种像素的示意图。相较于图8所示的像素100A6，图9A的像素100A7的第一储存电容Cst1的另一端用以接收第一共同电压Com1，第二储存电容Cst2的另一端用以接收第二共同电压Com2。如图9A所示的配置方式，其优点在于，额外采用共同电压摆荡(Com-Swing)技术，以进一步拉大液晶电容Clc的储存电压的电压差。

[0073] 图9B为依照本发明另一实施例绘示一种信号波形示意图。除此之外，采用图9B所示的信号波形来控制图9A的像素100A7的基本操作原理，类似于采用图5B所示的信号波形来控制图5A的像素100A3的基本操作原理，两者的主要差异在于，图9A的像素100A7额外采用图9B所示的共同电压摆荡技术。请参阅图9B，于周期P3内，第一共同电压Com1转换为高电压，而第二共同电压Com2转换为低电压，如此，可将液晶电容Clc两端的高压端的电压拉至更高，且将液晶电容Clc两端的低压端的电压拉至更低，举例而言，若液晶电容Clc的储存电压为17V(伏特)，经过共同电压摆荡操做后，可使液晶电容Clc的储存电压提升为27V(伏特)，而提升液晶电容Clc的储存电压的电压差的目的在于，部分液晶材料需要较高的电压才能有效地对其进行控制。

[0074] 图10为依照本发明又一实施例绘示一种像素的示意图。相较于图5A所示的像素100A3，图10的像素100B3的第一调整单元140的两端分别电性耦接第一分压单元110及第一控制单元120，且其第二调整单元240的两端分别电性耦接第二分压单元210及第二控制单元220。在另一实施例中，第二控制单元220用以根据第二控制信号Gate2以导通第二调整单元240与第二分压单元210或将第一电源电压Vps导引到接地端Vss。于实现本发明时，第二分压单元210、第二控制单元220、第二写入单元230及第二调整单元240可分别以第五晶体管T5、第六晶体管T6、第七晶体管T7及第八晶体管T8来实现，其中第六晶体管T6的第一端电性耦接于第八晶体管T8的第二端，第六晶体管T6的第二端用以接收第二电源电压Vss，第六晶体管T6的控制端用以接收第二控制信号Gate2。

[0075] 图11为依照本发明另一实施例绘示一种像素的示意图。相较于图6A所示的像素100A4，图11的像素100B4的第一调整单元140的两端分别电性耦接第一分压单元110及第一控制单元120，且其第二调整单元240的两端分别电性耦接第二分压单元210及第二控制单元220。

[0076] 图12为依照本发明再一实施例绘示一种像素的示意图。相较于图7所示的像素100A5，图12的像素100B5的第一调整单元140的两端分别电性耦接第一分压单元110及第一控制单元120，且其第二调整单元240的两端分别电性耦接第二分压单元210及第二控制单元220。

[0077] 图13为依照本发明又一实施例绘示一种像素的示意图。相较于图8所示的像素100A6，图13的像素100B6的第一调整单元140的两端分别电性耦接第一分压单元110及第一控制单元120，且其第二调整单元240的两端分别电性耦接第二分压单元210及第二控制单元220。

[0078] 图14为依照本发明另一实施例绘示一种像素的示意图。相较于图9A所示的像素100A7，图14的像素100B7的第一调整单元140的两端分别电性耦接第一分压单元110及第一控制单元120，且其第二调整单元240的两端分别电性耦接第二分压单元210及第二控制单元220。

[0079] 由上述本发明实施方式可知，应用本发明具有下列优点。本发明实施例藉由提供一种像素，藉以改善像素于高频充电的状况下，液晶介电系数下降，而导致电荷量不足、电压及亮度下降的问题。此外，当液晶电容充电结束后，本发明实施例的像素可关闭电流路径，以降低功率损耗。

[0080] 虽然上文实施方式中公开了本发明的具体实施例，但其并非用以限定本发明，本发明所属技术领域的技术人员，在不悖离本发明的原理与精神的情形下，当可对其进行各种更动与修改，因此本发明的保护范围当以附随权利要求书保护范围所界定者为准。

标题	发布/更新时间	阅读量
像素-专利编号CN110364554A	2020-05-12	849
像素-专利编号CN106486060A	2020-05-11	693
像素结构-专利编号CN109686299B	2020-05-13	213
像素结构-专利编号CN111090198A	2020-05-13	77
像素阵列-专利编号CN111009185A	2020-05-13	400
像素-专利编号CN104834141A	2020-05-11	548
像素-专利编号CN101183196B	2020-05-11	648
像素-专利编号CN104834141B	2020-05-12	550
像素-专利编号CN107038999A	2020-05-12	508
像素-专利编号CN108231001A	2020-05-11	557

像素

像素

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式