在集成电路装置的制造工艺中，集成电路必须经过封装步骤处理后，使 用于各种不同的应用领域，例如，计算机、手机或数码相机等。因此，集成 电路封装的合格率也直接影响最终集成电路装置的合格率。
图1A-图1D显示现有集成电路封装的剖面图。如图1A及图1B显示在 接合步骤之前，保护层8形成于盖板4上的形式。而图1C及图1D显示在接 合步骤之前，保护层8形成于集成电路芯片2上的形式。在图1A中，显示 了上方形成有感光元件12的集成电路芯片2，且感光元件12电连接于接合 焊盘6。又如图1A所示，通过粘着剂10，贴附盖板4于集成电路芯片2的 上方，且在盖板4与集成电路芯片2之间形成间隙14。在上述接合盖板4与 集成电路芯片2的步骤中，粘着剂10会溢流至感光元件12的区域，如图1A 所示。图1B显示根据图1A中在接合步骤时粘着剂溢流至感光元件的集成电 路封装体的剖面图。在图1B中，粘着剂10会溢流至感光元件12的区域， 且覆盖部分感光元件12，使得感光元件12对从外界经盖板4及间隙14的光 反应并不一致，而导致集成电路封装体不合格。
如图1C所示，提供上方形成有感光元件12及接合焊盘6的集成电路芯 片2，且覆盖保护层8于接合焊盘6的上方。接着，接合盖板4在集成电路 芯片2上，且形成间隙14于盖板4与集成电路芯片之间。在上述接合步骤 时，粘着剂10会沿着保护层8的侧壁溢流至感光元件12的区域，如图1C 所示。图1D显示根据图1C中在接合步骤时粘着剂溢流至感光元件的集成电 路封装体的剖面图。如图1D所示，粘着剂10会溢流至感光元件12的区域， 且覆盖部分感光元件12，因而导致集成电路封装体的封装合格率降低。由此， 可知现有接合方式皆会造成上述的问题。
因此，亟需一种集成路封装体，以解决上述问题，且提高集成电路封装 体的制造工艺合格率。

有鉴于此，本发明的目的是提供一种集成电路封装体。上述集成电路封 装体，包含：集成电路芯片，具有一元件区域；基板，设置于该集成电路芯 片上，且与该集成电路芯片之间隔有保护层并于元件区域上方形成一间隙； 及第一挡墙，形成于该元件区域与该保护层之间。
如上所述的集成电路封装体，还包含第二挡墙，介于该保护层与该第一 挡墙之间。
如上所述的集成电路封装体，其中该第二挡墙的高度小于或等于该第一 挡墙的高度。
如上所述的集成电路封装体，其中该第二挡墙位于该集成电路芯片上。
如上所述的集成电路封装体，其中该第二挡墙位于基板上，且该基板对 应地设置于该集成电路芯片的上方。
如上所述的集成电路封装体，其中该第一挡墙与该保护层相隔一距离。
如上所述的集成电路封装体，其中该第一挡墙与该保护层之间相距大于 或等于0.5μm。
如上所述的集成电路封装体，其中该第二挡墙与该保护层相隔一距离。
如上所述的集成电路封装体，其中该第二挡墙与该保护层之间相距大于 或等于0.5μm。
如上所述的集成电路封装体，其中该第一挡墙之高度等于该间隙之宽 度。
因此，在接合步骤时，挡墙可阻挡粘着剂溢流至感光元件的区域。再者， 由于在接合焊盘与感光元件之间设置有挡墙，使得可更加精准控制粘着剂形 成的位置及使用量，进而降低制作成本。

图1A-图1D显示现有集成电路封装体的剖面图；
图2A-图2H显示根据本发明第一实施例制作的集成电路封装体的剖面 图；
图3A-图3B显示根据本发明第二实施例制作的集成电路封装体的剖面 图；
图4A-图4D显示根据本发明第三实施例制作的集成电路封装体的剖面 图；以及
图5A-图5B显示根据本发明第四实施例制作的集成电路封装体的剖面 图。
其中，附图标记说明如下：
现有技术
2～集成电路芯片；    4～盖板；
6～接合焊盘；        8～保护层；
10～粘着剂；         12～感光元件；
14～间隙。
本发明
102～集成电路芯片；  103～上表面；
104～感光元件；      105～下表面；
106～接合焊盘；      108～挡墙；
110～第一基板；      112～保护层；
114～粘着剂；        116～间隙；
118～开口；          120～胶材；
122～第二基板；      124～绝缘层；
126～凹槽；          128～导电层；
130～阻焊膜；        132～焊料球体；
140～集成电路封装体；
202～集成电路芯片；  204～感光元件；
206～接合焊盘；      208～第一挡墙；
210～第二挡墙；    212～第一基板；
214～保护层；      216～粘着剂；
218～间隙；        220～胶材；
222～第二基板；    224～绝缘层；
226～导电层；      228～阻焊膜；
230～焊料球体；    232～集成电路封装体；
302～集成电路芯片；304～感光元件；
306～接合焊盘；    308～保护层；
310～粘着剂；      312～第一基板；
314～挡墙；        316～间隙；
318～胶材；        320～第二基板；
322～绝缘层；      324～导电层；
326～阻焊膜；      328～焊料球体；
330～集成电路封装体；
402～集成电路芯片；404～感光元件；
406～接点垫；      408～保护层；
410～粘着剂；      412～第一基板；
414～第一挡墙；    416～第二挡墙；
418～间隙；        420～胶材；
422～第二基板；    424～绝缘层；
426～导电层；      428～阻焊膜；
430～焊料球体；    432～集成电极封装体。

接下来以实施例并配合附图详细说明本发明，在附图或描述中，相似或 相同部分使用相同的符号。在附图中，实施例的形状或厚度可扩大，以简化 或是方便标示。附图中元件的部分将以描述说明。可了解的是，未描绘或描 述的元件，可以是具有各种本领域技术人员所知的形式。此外，当叙述一层 位于基材或是另一层上时，此层可直接位于基材或是另一层上，或是其间亦 可以有中介层。
在图2A-图2H中显示根据本发明第一实施例制作集成电路封装体的剖 面图。在图2A中，提供具有上表面103及下表面105的集成电路芯片102， 且形成感光元件104于集成电路芯片102的上表面103上。又如图2A所示， 形成接合焊盘106于上述集成电路芯片102的上表面，且电连接上述感光元 件104。
在优选实施例中，上述集成电路芯片102可以是感光集成电路芯片，但 不以此为限。上述接合焊盘106优选可以是铜、铝或其它的导电材料。在优 选实施例中，形成上述接合焊盘106的方式，例如可以是以溅镀(sputtering)、 蒸镀(evaporation)的方式形成导电材料层，接着再进行光刻及蚀刻的工艺， 以形成上述接合焊盘106。虽然在图2A中显示分离的接合焊盘，可以了解 的是，接合焊盘也可以是延伸的接合焊盘。
如图2B所示，接着，形成挡墙(barrier)108又可称为栅极图案(gate pattern) 于集成电路芯片102的上表面上，且介于接合焊盘106与感光元件104之间。 在优选实施例中，上述挡墙108优选例如可以是聚酰亚胺树脂(polyimide resin； PI)、环氧树脂(epoxy)、聚酯树脂(polyester)或其它合适的绝缘材料。形成上 述挡墙108的方式优选可以是先以涂布的方式，形成绝缘材料层于上述集成 电路芯片102的上表面，接着再以光刻及蚀刻的方式图案化上述绝缘材料层， 以形成挡墙108。
在图2C所示，提供第一基板110(也可以称为盖板)，且形成保护层112 于第一基板110的上方。上述第一基板110优选可以是玻璃、石英、蛋白石、 塑胶或其它合适的透明基板。上述保护层112优选可以是聚酰亚胺树脂、环 氧树脂或其它合适的绝缘材料。又如图2C所示，接着，形成粘着剂114于 上述保护层112上。上述粘着剂114优选可以是包含环氧树脂的粘着材料。
在图2D中，接着，通过上述粘着剂114黏接第一基板110于集成电路 芯片102的上表面上方，以形成间隙116于第一基板110及集成电路芯片102 之间。在上述接合步骤后，上述保护层112会覆盖接合焊盘106，以保护接 合焊盘106，且挡墙108与保护层112之间的距离优选大于或等于0.5μm。
值得注意的是，在本实施例中，由于在接合焊盘106与感光元件104之 间设置有挡墙108，因此，粘着剂114会形成于挡墙108与接合焊盘106之 间，如图2D所示。据此，在接合步骤时，挡墙会阻挡粘着剂溢流至感光元 件的区域，以改善因粘着剂溢流至感光元件所导致集成电路封装体性能不 高，例如粘着剂覆盖于感光元件上方，使得入射至感光元件的光折射率改变， 甚至造成感光元件无法感应光，而导致感光元件失效。再者，由于在接合焊 盘与感光元件之间设置有挡墙，使得可更加精准控制粘着剂形成的位置及使 用量，进而降低制作成本。
在完成上述接合步骤后，也可以选择性地进行研磨步骤，以薄化上述集 成电路芯片102的厚度。在优选实施例中，经研磨步骤后，集成电路芯片102 的厚度优选可以是介于10～250μm之间，以利于后续切开集成电路芯片102 步骤的进行。
如图2E所示，使用光刻及蚀刻步骤，沿着切开个别晶粒的预定切割线， 移除部分集成电路芯片102，且形成开口118，以切开个别的晶粒。上述开 口118会暴露接合焊盘106的底部表面及保护层114。
在优选实施例中，上述蚀刻步骤可以是使用例如SF6、C4F8或其它合适 的干蚀刻气体的干蚀刻工艺完成。在另一实施例中，上述蚀刻步骤也可以是 使用包含硅蚀刻液湿蚀刻工艺，例如2.5％氢氟酸(HF)、50％硝酸(HNO3)、 10％乙酸(CH3COOH)与37.5％水的混合溶液，以移除部分集成电路芯片102， 且暴露接合焊盘106。在上述湿蚀刻工艺中，也可以是使用包含有氢氧化钾 (KOH)的蚀刻液。
又如图2E所示，形成胶材120于集成电路芯片102的下表面105上， 且填充于开口118之中。接着，通过上述胶材120，贴附第二基板122于集 成电路芯片102的下表面105上方。上述胶材优选可以是环氧树脂或其它合 适的材料，且通过例如是涂布的方式形成于集成电路芯片102的下表面105 上。上述第二基板122可以是与上述第一基板相似材质的基板，值得注意的 是，第二基板112也可以是其它合适材料的不透明基板。再者，第二基板122 可用于承载集成电路芯片102，故也可以称为承载基板。
如图2F所示，其为图2E中集成电路封装体翻转180度的剖面图。在图 2F中，形成绝缘层124于第二基板122上，接着，通过刻痕装置，沿着切开 个别晶粒的预定切割线，进行刻痕步骤(也可以称为切割步骤)，以形成凹槽 126，且暴露接合焊盘106的侧壁及第一基板110的表面。
在优选实施例中，上述绝缘层124可以是例如氧化硅、二氧化硅、氮化 硅、光阻材料或其它合适的介电材料，且绝缘层124可以是通过例如旋涂(spin coating)、喷洒涂布(spray coating)或例如是低压化学气相沉积(low pressure chemical vapor deposition；LPCVD)或等离子体增强式化学气相沉积(plasma enhanced chemical vapor deposition；PECVD)法完成。
又如图2F所示，接着，形成导电层128于绝缘层124上，且延伸至凹 槽126之中，以电连接接合焊盘106。上述导电层128优选可以是铝、铜、 镍或其它合适的导电材料。在优选实施例中，形成导电层128的方式可以是， 通过例如溅镀、蒸镀、电镀或等离子体增强式气相沉积法顺应性地形成导电 材料层于绝缘层124上方，且导电材料层会从绝缘层124的表面经接合焊盘 106的侧壁延伸至第一基板110。接着，通过光刻及蚀刻步骤，图案化上述 导电材料层，以形成上述导电层128，且暴露部分绝缘层124的表面。
在完成上述导电层128之后，由于凹槽126底部通常较为狭窄，使得导 电材料并无法优选地形成于该凹槽126底部。因此，也可以选择性地进行无 电镀(electroless plating)步骤，以在凹槽126底部形成较好的导电层128。可 以了解的是，导电层128也可以是直接以无电镀方式形成。
如图2G所示，形成阻焊膜130于导电层128上方，且暴露部分导电层 128，以界定出焊料球体132的位置。接着，形成焊料球体132于上述暴露 的导电层128上方，以电连接导电层128。上述阻焊膜130在此可以作为保 护层。
在完成上述步骤后，接着，通过切割刀片沿着个别晶粒的预切割线，分 割成个别晶粒，以完成集成电路封装体140，如图2H所示。在图2H中，系 显示图2G中集成电路封装体经切割步骤处理后的翻转180度的剖面图。如 图2H所示的集成电路封装体140，集成电路芯片102上方形成有感光元件 104及接合焊盘106，且接合焊盘106电连接感光元件104。又如图2H所示， 形成导电层128于上述集成电路芯片102的侧壁上，且电连接接合焊盘106 及焊料球体。
第一基板110对应地设置于集成电路芯片102的上方，且与集成电路芯 片102的表面形成间隙116，如图2H所示。值得注意的是，根据本发明的 第一实施例的集成电路封装体140，其具有挡墙108介于接合焊盘106与感 光元件104之间，以避免接合步骤时，粘着剂溢流至感光元件104的上方， 进而改善封装制造工艺中的不合格的现象。
如图3A-图3B所示，为本发明的第二实施例的集成电路封装体。在图 3A中，提供上方形成有感光元件204的集成电路芯片202。接着，形成接合 焊盘206于集成电路芯片202上方，且电连接感光元件204。之后，形成第 一挡墙208及第二挡墙210于集成电路芯片202的上方，且介于接合焊盘206 与感光元件204之间。在优选实施例中，第二挡墙210的高度可以是小于或 等于第一挡墙208的高度。上述第二挡墙210介于第一挡墙208与接合焊盘 206之间，且第二挡墙210与保护层214之间的距离优选约大于或等于0.5μm。
又如图3A所示，提供上方形成有保护层214及粘着剂216的第一基板 212。接着，通过粘着剂216，接合第一基板212于集成电路芯片202的上方， 以形成间隙218。在接合步骤之后，保护层214会覆盖接合焊盘206，且粘 着剂216会包覆第二挡墙210。
在完成上述接合步骤之后，进行切割集成电路芯片202的步骤，且接着 使用胶材220，贴附第二基板222于集成电路芯片202的下表面上。之后， 在形成绝缘层224于第二基板222的下表面上后，接着，进行刮痕步骤，以 暴露接合焊盘206。然后，形成导电层226于第二基板222的侧壁上，且延 伸至接合焊盘206，并电连接接合焊盘206，接着形成阻焊膜228于导电层 226上方。最后，进行形成焊料球体230的步骤后，再利用切割刀片沿着预 定切割线，分割成个别的晶粒，以完成集成电体封装体232的制作，如图3B 所示。上述元件的材质及形成方式可以是与第一实施例相同，因此，在此并 不再赘述。
值得注意的是，根据本发明的第二实施例的集成电路封装体，其具有第 一挡墙及第二挡墙介于接合焊盘与感光元件之间。因此，在接合步骤时，粘 着剂并不会溢流至感光元件的区域，以改善因粘着剂溢流所导致集成电路封 装体不合格的问题。且，在本实施例中，由于形成有第一及第二挡墙，因此， 可更加有效地阻挡粘着剂的溢流现象。可以了解的是，在第一及第二实施例 中，保护层(Dam)也可以是形成在集成电路芯片上，且保护层也可以是与挡 墙同时形成，以减少制造工艺的步骤。
图4A-图4D中显示本发明的第三实施例的制作集成电路封装体的剖面 图。如图4A所示，提供上方形成有感光元件304的集成电路芯片302。形 成接合焊盘306于上述集成电路芯片302上方，且电连接感光元件。又如图 4A所示，覆盖保护层308于上述接合焊盘306上方，以保护接合焊盘306。 接着，形成粘着剂310于上述保护层308上方。上述元件的材质及形成方式 可以是与第一实施例相同，因此不再赘述。
图4B显示上方形成有挡墙314的第一基板312。上述第一基板312及 挡墙314的材质及形成方式可以是与第一实施例相同。接着，通过上述粘着 剂310，接合第一基板312于上述集成电路芯片302的上方，以形成间隙316 介于第一基板312与集成电路芯片302之间，如图4C所示。
在图4C中，在接合步骤之后，设置于第一基板302上方的挡墙314会 形成于接合焊盘306与感光元件304之间，以阻挡粘着剂310溢流至感光元 件304上。在实例中，上述挡墙314的材质及形成方式可以是与第一实施例 的挡墙相同。在优选实例中，在接合步骤之后，挡墙314与保护层308之间 的距离可以是大于或等于0.5μm。
在完成上述接合步骤后，通过光刻及蚀刻制造工艺，切割上述集成电路 芯片302，且接着使用胶材318，贴附第二基板320于集成电路芯片302的 下表面上。之后，在形成绝缘层322于第二基板320的下表面上后，接着， 进行刮痕步骤(也可以称为切割步骤)，以暴露接合焊盘306的侧壁及第一基 板312的表面。然后，形成导电层324于集成电路芯片302的侧壁，电连接 接合焊盘306，且接着使用阻焊膜326覆盖部分导电层324。最后，进行形 成焊料球体328于导电层324上方的步骤后，再利用切割刀片沿着预定的切 割线，分割成个别的晶粒，以完成集成电体封装体330的制作，如图4D所 示。上述元件的材质及形成方式可以是与第一实施例相同，因此，在此不再 赘述。
值得注意的是，根据本发明的第三实施例的集成电路封装体，其具有挡 墙设置于第一基板上。在接合步骤之后，挡墙会介于接合焊盘与感光元件之 间。因此，在接合步骤时，粘着剂并不会溢流至感光元件的区域，以改善因 粘着剂溢流所导致的集成电路封装体不合格的问题。
图5A-图5B显示根据本发明的第四实施例制作集成电路封装体的剖面 图。在图5A中，提供上方形成有感光元件404的集成电路芯片402。接着， 形成接合焊盘406于集成电路芯片402的上方，且电连接感光元件404。之 后，覆盖保护层408于接合焊盘408上，以保护接合焊盘408，以及形成粘 着剂410于保护层408的上方。
又如图5A所示，通过粘着剂410，接合上方形成有第一挡墙414及第 二挡墙416的第一基板412于上述集成电路芯片402的上方，以形成间隙 418。在优选实施例中，上述第二挡墙416的高度可以是小于或等于第一挡 墙414的高度。在完成上述接合步骤后，第一挡墙414及第二挡墙416会形 成于接合焊盘406与感光元件418之间，且第二挡墙416与保护层408之间 的距离优选可以是大于或等于0.5μm。上述第一挡墙414与第二挡墙416可 以是具有适当的距离，以容纳粘着剂410于第一挡墙414与第二挡墙416之 间。
在完成上述接合步骤后，通过光刻及蚀刻制造工艺，切割上述集成电路 芯片402，且使用胶材420，贴附第二基板422于集成电路芯片302的下表 面上。之后，在形成绝缘层424于第二基板422的下表面上后，接着，进行 刮痕步骤(也可以称为切割步骤)，以暴露接合焊盘406的侧壁及第一基板412 的表面。然后，形成导电层426于第二基板422侧壁上，且延伸至第一基板 412的表面，以电连接接合焊盘406，接着使用阻焊膜428覆盖部分导电层 426。最后，进行形成焊料球体430于导电层426上方的步骤后，再利用切 割刀片沿着预定的切割线，分割成个别的晶粒，以完成集成电路封装体432 的制作，如图5B所示。上述元件的材质及形成方式可以是与第一实施例相 同，因此，在此并不再赘述。
值得注意的是，根据本发明的第四实施例的集成电路封装体，其具有第 一挡墙及第二挡墙设置于第一基板上。在接合步骤之后，挡墙会介于接合焊 盘与感光元件之间。因此，在接合步骤时，粘着剂并不会溢流至感光元件的 区域，以改善因粘着剂溢流所导致集成电路封装体不合格的问题。再者，在 本实施例中集成电路封装体具有第一及第二挡墙，因此，可更有效地阻挡粘 着剂的溢流现象。
值得一提的是，在第三及第四实施例中，保护层也可以是形成在第一基 板上，且保护层也可以是与挡墙同时形成，以减少制造工艺的步骤。另，上 述挡墙也可以是分别形成于第一基板及集成电路上，以在接合步骤时，阻挡 粘着剂溢流的现象。再者，上述实施例皆是以剖面图显示，可以了解的是， 上述挡墙可以是一个环形，且围绕集成电路芯片上的感光元件，以限制粘着 剂散布至感光元件的区域。
虽然本发明已以优选实施例公开如上，然其并非用以限制本发明，本领 域技术人员，在不脱离本发明的精神和范围内，当可作此许变更与修饰，因 此本发明的保护范围当视后附的权利要求书所界定的范围为准。
本申请是申请日为2007年3月28日、申请号为200710091415.4、发明 名称为“集成电路封装体及其制作方法”的中国发明专利申请的分案申请。