在诸如便携式电话的无线电通信系统内，使用射频半导体集成电 路(在下文中称作射频IC)，它调制发射信号和解调接收信号。该射 频IC包括带有振荡器的PLL电路，所述振荡器生成将与接收信号和 发射信号合成的预定频率的本振信号。
最近，在便携式电话领域，和能够处理诸如GSM(全球移动通 信系统)和DCS(数字蜂窝系统)等两个频段的信号的双频带系统的 便携式电话和能够处理更多频带信号的多频带系统的便携式电话一 起，具有很宽频带范围的WCDMA(宽带码分多址)系统的便携式电 话正在逐渐普及。根据此趋势，已经要求生成本振信号的PLL电路能 够执行很宽频率范围内的振荡操作。因此，已经建议了这样一个发明， 它支持VCO在多个(例如16个)频带之中的选择使用，从而保持期 望的振荡频率和降低VCO控制的灵敏度(日本待审专利公开文本JP 2003-152535)。
在先前申请的发明中，使用这样一个系统，在开始操作之前，测 量用于VCO所有频带的实际频率，并将它们存储在存储器内，当提 供振荡频率信息时，比较该频率信息与在存储器内的测量频率值以确 定将要使用的最佳频带。然而，在这样一个系统的PLL电路内，缺点 在于VCO的频带越多，则测量频率花费的时间越长，因为必需增加 存储测量结果的存储器容量，所以加大了芯片尺寸。
因此，本发明的发明人提出并申请了这样一个发明，它包括：切 换开关，可以将预定固定电压提供给开环内的VCO；判别电路，确定 可变分频器的输出相位在预定频率参考信号的相位之前还是之后；和 自动频带切换电路，根据判别电路的输出，生成用于切换VCO频带 的信号，其中通过用二进制搜索方法找到在切换VCO频带时的最佳 频带来确定将要使用的频带(日本待审专利公开文本JP 2005-109618)。
在GSM系统的无线电通信系统内，采用TDMA(时分多址)系 统作为复用系统，以包括八个时隙的帧单位管理发射/接收数据。在 GSM标准中，在时隙之间允许30.46μs的保护周期。在通过用二进制 搜索方法找到在切换VCO频带时的最佳频带来确定将要使用的频带 的先前发明中，可以在保护周期内确定将要使用的频带。
在GSM系统的无线电通信系统内，即使一个频带的频率波动范 围很窄，也要执行自动频带切换操作以在每次时隙开始时确定将要使 用的频带。因此，通过执行自动频带切换操作，将补偿由于温度变化 导致的VCO特性的变化。因此，优点在于即使使用具有一个频带的 很窄频率波动范围的先前申请发明的PLL电路，也不可能因为温度变 化导致的VCO特性变化而解锁锁相环。
另一方面，存在一种使用扩频系统作为复用系统和使用QPSK (正交PSK)作为调制系统的WCDMA系统的无线电通信系统。在 WCDMA中，并行地连续执行接收和发送。因此，当使用应用先前申 请发明的PLL电路时，因为仅在执行发送/接收之前执行频带选择， 所以可能由于在发送/接收过程中芯片温度的升高导致VCO特性改变 很大，进而导致锁相环解锁。因此，设计提高VCO的振荡频率特性 与控制电压的倾斜度以加宽一个频带的频率范围。然而，问题在于提 高VCO的振荡频率特性与控制电压的倾斜度增加了在VCO开始振荡 之后到锁定锁相环的时间。

本发明的目的是提供一种通信用半导体集成电路(射频IC)， 包括：带有振荡器的PLL电路，该振荡器生成将与接收信号和发射信 号合成的预定频率的本振信号，和防止在由于温度改变导致VCO振 荡频率波动的情况下PLL环路被轻易地解锁。
本发明的另一个目的是提供一种通信用半导体集成电路(射频 IC)，它支持即使当提高VCO的振荡频率特性与控制电压的倾斜度 时，在VCO开始振荡之后，在较短的时间内锁定PLL环路。
本发明的又一个目的是提供一种通信用半导体集成电路(射频 IC)，它适合于构建无线电通信系统，其中发射/接收持续较长时间， 例如WCDMA系统的无线电通信系统。
根据本说明书的描述和附图，本发明的上述和其它目标及其新颖 特征将变得显而易见。
下面将简要地解释在本申请中公开的典型发明的概述。
在包括能够切换振荡频带的VCO、可变分频器、相位比较电路 和环路滤波器的PLL环路中，提供：切换开关，当环路处于开环状态 时，支持将多个预定固定电压之一提供给VCO而非环路滤波器的电 压；判别电路，确定可变分频器的输出相位在预定频率参考信号的相 位之前还是之后；和自动频带切换电路，根据判别电路的输出，生成 用于切换VCO频带的信号，其中在通过二进制搜索方法找到在切换 VCO频带时的最佳频带和通过二进制搜索方法找到在切换施加给 VCO的固定电压时的最佳施加电压之后，关闭和锁定该PLL环路。
根据上述装置，通过提高VCO的振荡频率特性与控制电压的倾 斜度，可以加宽一个频带的频率波动范围。因而，防止了PLL环路因 为温度变化导致的VCO振荡频率波动轻易引起的解锁。此外，在通 过二进制搜索方法找到在切换施加给VCO的固定电压时的最佳施加 电压之后，PLL环路变为闭环。因此，即使当提高VCO的振荡频率 特性与控制电压的倾斜度时，PLL环路也可以在较短的时间内锁定， 而不需要等待它自然地锁定。
优选地，在通过二进制搜索方法找到最佳控制电压之后变化为闭 环的过程中，在环路闭合之前切换到更高的控制电压。因为包括VCO 的PLL电路需要当以控制电压的递减顺序引入控制电压时引入频率 所需要的更少的时间，因而可能减少锁定环路所需要的时间。
下文将简要描述本发明的典型公开内容所获得的有益效果。
根据本发明，防止了PLL环路由于温度变化导致VCO振荡频率 波动而容易引起的解锁，此外，即使当提高VCO的振荡频率特性与 控制电压的倾斜度时，也可以在VCO开始振荡之后在较短的时间内 锁定PLL环路。

图1是根据本发明的PLL电路的实施例的方框图；
图2是图示构成图1实施例的PLL电路的VCO(压控振荡电路) 的实施例的电路图；
图3是图示在图2的VCO内的控制电压Vt和振荡频率fvco之 间关系的特性图；
图4是图示在图1的PLL电路内频带选择的操作定时的定时图；
图5A图示在图1实施例的PLL电路的频带选择过程中在将固定 电压切换到VN0之后当相位提前/滞后判别电路确定VCO输出相位提 前时VCO的操作区域，和图5B图示在固定电压切换到VN+1之后当 相位提前/滞后判别电路确定VCO输出相位滞后时VCO的操作区域；
图6A是图示在本发明之前研究的在PLL电路频带选择过程中可 变分频器和固定分频器的重置定时的定时图，和图6B是图示在图1 PLL电路的频带选择过程中可变分频器和固定分频器的重置定时的定 时图；和
图7是图示应用根据本发明的PLL电路和无线电通信系统使用 的通信用半导体集成电路(射频IC)的配置的方框图。

下面参考附图描述本发明的实施例。
图1图示根据本发明的PLL电路的实施例，它具有用于根据外 部设置的频率信息自动选择VCO使用的频带的功能。
该实施例的PLL电路包括：压控振荡电路(VCO)11；可变分 频器12，将VCO 11的振荡信号φ0分频为1/N；固定分频器，分频来 自生成诸如16MHz等参考振荡信号φr的参考振荡电路13的振荡信号 φr；相位比较器15，检测由可变分频器12和固定分频器14分频的信 号φ1和φr’之间的相位差；充电泵16，生成与所检测的相位差对应的 充电电流或放电电流；和环路滤波器17，生成与充电泵16的输出电 流对应的电压。将由环路滤波器17平滑的电压作为振荡控制电压Vt 馈送回VCO 11。
尽管没有具体限制，但是在这个实施例中，构建VCO 11以具有 32个频带。固定分频器14具有1/40的分频比，并分频16MHz的参 考振荡信号φref以生成400kHz的信号。将环路滤波器17构建为第 二滤波器，包括电容C0、电阻R1和与电容C0并联设置的电容C1。
该实施例的PLL电路包括在充电泵16和环路滤波器17之间的 切换开关电路18。该切换开关电路18包括：切换开关SW1，用于将 固定电压替代充电泵的电流提供给环路滤波器17；开关SW2，用于将 在VCO 11的控制范围内在电压Vmin和Vmax之间基本上平均地划 分的多个固定电压VD1、VD2、……、VDn中的任一个提供给切换开 关SW1的一个端子。
此外，提供自动频带切换电路20以控制切换开关电路18，和比 较可变分频器12的输出与固定分频器14的输出以生成用于由VCO 11 使用的切换频带的信号。尽管在该实施例中将相位比较器15和充电泵 16图示为不同的电路，但是根据电路类型，在相位比较器15的输出 级工作为充电泵的电流源的情况下，并不需要充电泵。
自动频带切换电路20包括：频率计数器21，作为计数来自参考 振荡电路13的参考振荡信号φr以执行定时的定时器；判别电路22， 比较可变分频器12的输出φ1和固定分频器14的输出φr’以确定可变 分频器12的φ1的输出相位在固定分频器14的φr’的输出相位之前还 是之后；和频带切换电路23，根据判别电路22的判定结果生成用于 切换VCO 11的频带的频带切换控制信号VB0至VB4。而且，自动频 带切换电路20包括：寄存器24，保存从外部设置的偏移；加法电路 25，作为偏移通知电路，相加在寄存器24内设置的偏移与从频带切换 电路23输出的频带切换控制信号VB0至VB4，并将结果提供给VCO 11；和控制电路26，以预定顺序启动切换电路18、频率计数器21、 判别电路22、频带切换电路23、寄存器24和加法电路25以确定将要 使用的频带。
控制电路26具有用于生成用于重置频率计数器21的重置信号 RT和用于重置可变分频器12和固定分频器14的重置信号RES的功 能。而且，电平移位电路19，用于转换在控制电路26和可变分频器 12之间提供的重置信号RES的电平。
图2图示在该实施例中使用的压控振荡电路(VCO)11的结构 的例子。
作为LC谐振型振荡电路的该实施例的VCO包括：一对N沟道 MOS晶体管M1和M2，将其源极互相连接，并将其栅极和漏极相互 交叉耦合；在晶体管M1和M2的公共源极和接地点GND之间连接的 恒流源IO；分别连接在晶体管M1和M2的漏极和电源电压端Vcc之 间的电感L1和L2；可变电容Cv1和Cv2，包括在晶体管M1和M2 的漏极端之间串联连接的变容二极管等；在晶体管M1和M2的漏极 端之间串联连接的电容C11-开关SW1-电容C12；和与它们并联连接 的C21-SW2-C22、C31-SW3-C32、……、和C51-SW5-C52。
在该实施例的VCO内，将来自图1的环路滤波器17的控制电压 Vt提供给可变电容单元Cv1和Cv2的连接节点N0以连续地改变振荡 频率，同时将来自自动频带切换电路20的频带切换控制信号VB0至 VB4提供给开关SW1至SW5，以便通过组合VB0至VB4的相应高 电平和低电平逐级地(32级)改变振荡频率。
电容C11和C12具有相同的电容值，C21和C22、C31和C32、 C41和C42以及C51和C52分别具有相同的电容值。然而，设置电 容C11、C21、C31、C41和C51的电容值以具有2的m次幂(m是 0、1、2、……、4)的加权，根据频带切换控制信号VB0至VB4的 组合在32级中改变组合电容值C，并使VCO 11在图3所示的32个 频带#0至#31的频率特性中任一个频率特性内工作。
如果仅通过由控制电压Vt改变变容二极管的电容值来加宽由 VCO覆盖的频率范围，则如图3内的交替长短虚线A所示，Vt-fvco 特性变得过于陡峭，VCO的灵敏度即在频率改变量和控制电压改变量 之间的比值(Δf/ΔVt)变得很大，降低了抗噪性能。总之，在控制电 压Vt上微弱的噪声将在VCO的振荡频率内导致很大的变化。
为了解决这个问题，在该实施例的VCO内，并行提供构成LC 谐振电路的多个电容单元，和由频带切换控制信号VB0至VB4将所 连接的电容单元切换到32级以改变C的值。利用此结构，如图3的 实线所示，可以执行基于32条Vt-fvco特性线的振荡控制，并根据将 要使用的频带选择用于操作的任一个特性。
类似于先前所述的在先发明(日本待审专利公开文本JP 2005-109618)，可以将可切换频带的数量增加到更大的数量，例如 256，以增加抗噪声性能。然而，在这种情况下，由温度变化导致VCO 振荡频率内的变化将导致PLL环路解锁，或者需要过长的频率选择时 间。因此，在该实施例中，将VCO的可切换频带数量设置为32。
尽管没有具体限制，但是在本实施例的LC谐振型振荡电路中， 电容器C11至C52具有夹层结构，包括在半导体基板上形成的金属层、 绝缘层和金属层。通过适当地设置构成电容C11至C52的电极的面积 比，可以获得所期望的电容比(2的m次幂)。在下文中，将电容C11 至C52称作频带切换电容。作为电容C11至C52，可以使用在MOS 晶体管的栅电极和半导体基板之间的电容。可以将电感L1和L2构造 为包括在半导体基板上构成的铝层的片上单元，但是也可以用作外部 单元。
参考图4的定时图，下面描述图1的PLL电路内的自动频带切 换电路20所进行的待选频带的确定和固定电压的选择的顺序。
当将用于振荡频率切换的信号OFC从外部提供给控制电路26 时，控制电路26输出用于将PLL环路上的切换开关电路18的切换开 关SW1切换到固定电压侧VD1-VDn侧的开关切换信号SC和用于重 置频率计数器21的信号RT，同时在可变分频器12内设置从外部提 供的可变分频器12的分频比“N”(定时t1)。该分频比对应于振荡频 率信息。
第一次将切换开关电路18切换到固定电压VD1-VDn侧，设置开 关SW2以选择例如这些电压中的最高固定电压VD1，将固定电压作 为控制电压Vt提供给VCO 11，VCO在与该固定电压对应的频率上 开始振荡。具体而言，例如，当作为固定电压提供五个电压VN-2、 VN-1、VN0、VN+1和VN+2(VN-2＜VN-1＜VN0＜VN+1＜VN+2)时， 选择最高电压VN+2。
在输入重置信号RT之后，频率计数器21通过来自晶体振荡电 路13的精确参考振荡信号φr开始计数操作。在5μs(微秒)过去之后， 将表示所过去的时间的信号发送给控制电路26。将5μs的时间设置为 使用环路滤波器17的电压和提供给环路滤波器17的固定电压使VCO 11的振荡频率稳定需要的时间。当5μs过去之后，控制电路26通知 VCO频带切换电路23将频带切换控制信号VB0至VB4发送给VCO 11。因此，确定在VCO 11内选择性连接的电容单元，并指定将要选 择的频带(定时t2)。第一个指定频带是32个频带#0至#31的中央 频带#15。
在等待VCO 11的频带切换必需的时间(例如0.5μs)之后，控 制电路26将脉冲形状的重置信号发送给可变分频器12和固定分频器 14。可变分频器12和固定分频器14是由重置信号RES重置为“0”和 在清除重置之后开始计数的计数器电路。当已经计数先前设置的分频 比“N”和“40”时，它们分别输出脉冲φ1和φr’。
因为固定分频器14根据来自晶体振荡电路13的精确参考振荡信 号φr(16MHz)操作，该输出脉冲φr’的频率是400kHz，其周期是2.5μs。 将这些输出脉冲φ1和φr’提供给相位提前/滞后判别电路22。提前/滞 后判别电路22确定可变分频器12的输出脉冲φ1的上升沿在固定分频 器14的输出脉冲φr’的上升沿之前还是滞后。
当相位提前/滞后判别电路22确定可变分频器12的输出脉冲φ1 滞后时，它通知VCO频带切换电路23将规定比当前频带更高频率频 带的频带切换控制信号VB0至VB4发送给VCO 11(定时t3)。反之， 当确定可变分频器12的输出脉冲φ1提前时，相位提前/滞后判别电路 22通知VCO频带切换电路23以将规定比当前频带更低频率频带的频 带切换控制信号VB0至VB4发送给VCO 11。由第二频带切换控制信 号VB0至VB4指定的频带当φ1滞后时是在#15和#31之间的中间值 #23，当φ1提前时是在#15和#0之间的中间值#7。
当发出频带切换命令时，控制电路26等待VCO 11频带切换需 要的时间(例如0.5μs)，随后再次将重置信号RES发送给可变分频 器12和固定分频器14。可变分频器12和固定分频器14在被临时重 置为“0”之后重新开始计数。当已经计数先前设置的分频比“N”和“40” 之后，它们分别输出脉冲φ1和φr’。提前/滞后判别电路22确定可变 分频器12的输出脉冲φ1的上升沿在固定分频器14的输出脉冲φr’的 上升沿之前还是之后。
当脉冲提前/滞后判别电路22确定可变分频器12的输出脉冲φ1 滞后时，它通知VCO频带切换电路23将规定比当前频带更高频率频 带的频带切换控制信号VB0至VB4发送给VCO 11(定时t4)。反之， 当确定可变分频器12的输出脉冲φ1提前时，相位提前/滞后判别电路 22通知VCO频带切换电路23以将规定比当前频带更低频率频带的频 带切换控制信号VB0至VB4发送给VCO 11。由第三频带切换控制信 号VB0至VB4指定的频带是在#15和#23之间的中间值#15、在#23 和#31之间的中间值#27、在#15和#7之间的中间值#11和在#7和#0 之间的中间值#3。
通过将上述操作重复五次，从32个频带中选择适合于指定振荡 频率的频带(与所设置的分频比对应的频率)(定时t5)。在第五次 判定中，选择在第四次判定中选择的频带或者在其之上紧邻的频带(或 在其之下紧邻的频带)。在该实施例的自动频带切换电路20中，将偏 移添加给在第五次判定内选择的频带以确定最后选择的频带。添加偏 移以补偿在可变分频器12和固定分频器14通过重置信号RES的实际 重置操作之间的差值导致的判定误差。随后将详细描述并非强制性的 偏移的添加。
在自动频带切换电路中，在上述操作结束之后，切换固定电压 VD1至VDn以找到靠近最佳控制电压的固定电压并引入PLL环路。 在下文中描述找到固定电压的方法。
如先前所描述的，当开始频带选择时，首先由开关SW2选择最 高电压VN+2作为固定电压。这是因为与开始于最低电压的频带选择 操作相比，开始于最高电压的频带选择操作稳定VCO输出需要更少 的时间。然而，可以首先将中间电压VN0应用为固定电压。在该实施 例中，使用所应用的设置时间VN+2进行五次判定，并在选择在第五 次判定内确定的频带(例如#16)之后，将最高选定固定电压VN+2 切换到中间电压VN0(定时t5)。在等待环路滤波器17的电压和VCO 11的振荡频率稳定需要的时间之后，提前/滞后判别电路22确定可变 分频器12的输出脉冲φ1的上升沿在固定分频器14的输出脉冲φr’的 上升沿之前还是之后(定时t6)。
当确定φ1的上升沿在φr’的上升沿之前时，将理解VCO的振荡 频率在比图5A中的阴影部分所示的固定电压VN0更高的电压区域内 (在VN0的右侧)，VCO工作在该区域内。反之，当确定φ1的上升 沿在φr’的上升沿之后时，将理解VCO的振荡频率在比固定电压VN0 更低的电压区域内(在VN0的左侧)，VCO工作在该区域内。
因此，当φ1的上升沿在φr’的上升沿之前时，切换开关SW2以 将施加给VCO 11的一组电压从VN0切换到VN+1，和当φ1滞后于φr’ 时，切换开关SW2以将施加给VCO 11的一组电压从VN0切换VN-1 (定时t7)。在等待环路滤波器17在VN+1或VN-1上稳定之后，提 前/滞后判别电路22再次确定φ1的上升沿是否在φr’的上升沿之前。
例如，当在设置为VN+1的固定电压的情况下，确定φ1的上升 沿滞后于φr’的上升沿时，将理解VCO的振荡频率在如图5B中阴影 所示的VN0右侧和VN+1左侧的区域内，VCO工作在该区域内。当 确定φ1的上升沿在φr’的上升沿之前时，将理解VCO的振荡频率在固 定电压VN+1右侧的区域内，VCO工作在该区域内。在该实施例中， 因为提供五个固定电压，所以该处理在上述两个判定之后结束。然而， 当存在多个固定电压时，重复上述操作以确定将通过二进制搜索方法 选择的固定电压。
当在最后的判定中确定φ1的上升沿滞后于φr’的上升沿时，选择 此时已经由开关SW2选择的固定电压VN+1，和当确定φ1的上升沿 在φr’的上升沿之前时，则切换开关SW2以将施加给VCO 11的固定 电压从VN+1切换到VN+2(定时t8)。总之，选择VCO操作所处区 域内较高的固定电压。这是因为开始于较高电压的引入操作比开始于 较低电压的引入操作需要更少的操作时间。
此后，在等待环路滤波器17在选定固定电压上稳定之后，PLL 电路将开关SW1从固定电压侧切换到环路滤波器17侧，并立即进入 到PLL环路的常规频率引入操作(定时t9)。通过上述控制，可以在 短时间内锁定PLL环路。
下面描述先前描述的偏移添加。因为两个原因出现在可变分频器 12和固定分频器14的重置操作之间的差别。一个原因是将从控制电 路26输出的重置信号RES通过执行从CMOS电平到ECL电平转换 的电平偏移电路19提供给可变分频器12，而在没有电平转换的情况 下将其提供给固定分频器14。
因为下述原因，在电平转换的情况下将重置信号RES提供给可 变分频器12，而在没有电平转换的情况下将其提供给固定分频器14。 因为由可变分频器12分频的VCO 11的振荡信号频率的数量级是GHz (千兆赫兹)，并远高于由固定分频器14分频的晶体振荡信号的频率 16MHz，所以可变分频器12由包括双极晶体管的ECL电路构成，所 述双极晶体管能够执行比MOSFET更高速的操作，而固定分频器14 由CMOS电路构成以降低功耗。
在可变分频器12和固定分频器14的重置操作之间出现差别的另 一个原因在于由于重置信号RES的提供路径在从控制电路26到可变 分频器12的路径内长于在从控制电路26到固定分频器14的路径，因 而出现延迟时间差别。在重置信号RES的提供路径之间出现差别的原 因通常在于任一个分频器在布局上更靠近控制电路。然而，在该实施 例中，因为频率计数器21和固定分频器14共同使用或共享部分电路， 所以固定分频器14必需比可变分频器12更为靠近控制电路26，导致 差异。将不描述由于这种在提供路径之间的差别所导致的延迟时间差 异，因为它在先前的发明中描述过(日本待审专利公开文本JP 2005-109618)，并非本发明的要点。
下面描述通过添加偏移以补偿由于在可变分频器12和固定分频 器14的重置操作之间的差别导致的判定误差而确定最后选择的频带 的必要性。
在一种实施例的自动频带切换电路内，在该实施例中，相位提前 /滞后判别电路22确定可变分频器12的输出脉冲φ1的上升沿是否在固 定分频器14的输出脉冲φr’的上升沿之后，当在可变分频器12和固定 分频器14的重置操作之间不存在差异时，如图6A所示，则因为在重 置信号RES的重置过程中固定分频器14的输出脉冲φr’的上升沿与可 变分频器12的输出脉冲φ1的上升沿一致，因而能够正确地执行在 2.5μs之后执行的相位提前还是滞后的相关判定。
反之，当在可变分频器12和固定分频器14的重置操作之间存在 差别，可变分频器12的重置滞后时，如图6B所示，可变分频器12 的输出脉冲φ1的上升沿在重置过程中已经滞后于固定分频器14的输 出脉冲φr’的上升沿，因此，不能正确地执行相位提前还是滞后的相关 判定。具体而言，当可变分频器12的重置滞后时，即使可变分频器 12的输出脉冲φ1的周期与固定分频器14的输出脉冲φr’的周期相同而 应该确定待选的频带时，也要将φ1的上升沿确定为滞后，并命令频带 切换电路23选择更短周期(更高频率)的频带。
因此，在该实施例的自动频带切换电路中，将偏移添加给规定选 定频带的信号(编码)，所述选择基于所包括的重置信号RES导致的 延迟的判定结果，由此，选择在频率上比提前/滞后判别电路22的判 定结果所确定的频带低与延迟Td对应的偏移的频带作为最终将要使 用的频带。对于从外部设置的偏移值而言，在预先确定与通过检查测 量的平均延迟Td对应的偏移之后，可以考虑到各个产品的不同来确 定实际将要设置的偏移。
为了补偿重置信号RES到可变分频器12的传输延迟Td，可以 在从控制电路26到可变分频器12的重置信号RES的提供路径上设置 提供与Td对应的延迟的延迟电路。然而，在设置这样一个延迟电路 的系统内，因为由于制造偏差导致的延迟电路延迟时间的偏差，不可 能正确地判定。另一方面，在该实施例中，因为从外部提供偏移和将 待选择的频带移位该偏移，通过改变从外部提供的偏移值，即使重置 信号RES的传输延迟Td由于制造偏差而不同，也可以选择最佳频带。
参考图7，下面描述应用上述实施例的PLL电路的通信用半导体 集成电路(射频IC)以及使用它的诸如便携式对话的无线电通信设备 的实施例。该实施例应用于所谓的直接转换系统的射频IC。用相同的 参考编号标识图7中与图1相同的电路和单元，将省略它们的重复描 述。尽管该实施例适合用于构成WCDMA系统的便携式电话，它也可 以用于构成GSM系统的便携式电话。
图7所示的无线电通信系统包括：发送和接收信号波的天线100； 分开发射信号和接收信号的双工器110(多路分解器)；放大发射信 号的射频功率放大器130(功率放大器)；调制接收信号和调制发射 信号的射频IC 200；和基带电路300，执行基带处理，例如将发射数 据转换成I和Q信号，从解调I和Q信号提取接收数据和控制射频IC 200。在该实施例中，将射频IC 200和基带电路300分别形成为在不 同半导体芯片上的半导体集成电路。在GSM系统的情况下，使用发 射/接收切换开关替代双工器110，在该开关和射频IC 200的接收信号 输入端之间设置带通滤波器，它包括从接收信号中滤除无用波的SAW 滤波器等。
该实施例的射频IC 200广泛地包括接收系统电路、发射系统电 路和控制系统电路，该控制系统电路包括发射/接收系统共用的电路， 例如控制电路和时钟系统电路。
接收系统电路包括：放大接收信号的低噪声放大器211；通过合 成由射频振荡电路(RFPLL)251生成的振荡信号φRF1和由低噪声放 大器211放大的接收信号执行解调和下变频的混频器212；和放大已 解调I和Q信号和将其输出给基带电路300的高增益放大单元(PGA) 213。
发射系统电路包括：放大从基带电路300提供的I和Q信号的放 大器231；通过合成已放大的I和Q信号和由RFVCO 252生成的振 荡信号φRF2执行调制和上变频的混频器232；和放大已调制信号的放 大器233。
在该实施例中，使用图1所示的PLL电路作为生成在混频器212 内与接收信号合成的射频信号φRF1的RF-PLL1和生成在混频器232 内与发射信号合成的射频信号φRF2的RF-PLL2。作为共用电路设置 参考振荡电路13，它生成在RF-PLL1和RF-PLL2内需要的参考时钟 φref。REF-PLL1和RF-PLL2分别设置有控制电路261和262，该控 制电路261和262根据来自基带电路300的信号生成用于控制 RF-PLL1、RF-PLL2和上述接收系统电路和发射系统电路的信号。
控制电路261和262设置有控制寄存器和数据寄存器。根据来自 基带IC 300的信号，在这些寄存器内设置偏移值和振荡频率(分频比 “N”)，并将在寄存器内设置的数值提供给用于在自动频带切换电路 20内设置偏移的寄存器24和RF-PLL的可变变频器12。根据来自基 带IC 300的命令(命令编码等)，将振荡频率切换控制信号OFC从 控制电路261和262提供给自动频带切换电路20。可以将控制电路设 置为RF-PLL1、RF-PLL2和上述接收系统电路和发射系统电路共用 的电路。
在WCDMA系统内并行地执行发射和接收，而在GSM系统内， 在发射和接收之间存在时间偏移地执行发射和接收，同时在发射时隙 和接收时隙之间进行切换。因此，当将本发明应用于构成GSM系统 的便携式电话的射频IC时，可以将RF-PLL电路构造为共享的，该 电路生成提供给在图7中执行下变频的混频器212和执行上变频的混 频器232的射频信号φRF1和φRF2。
尽管已经根据实施例详细地描述了发明人提出的发明，但是本发 明并不限制于这些实施例。例如，尽管将VCO 11切换到32个频带中 的任一个频带，但是频带的数量可以是16、64、等等。
在先前所述的实施例中，在频带选择操作过程中的最后判定内， 当确定VCO工作在比所应用的固定电压更高的电压区域内时，此时 选择比该固定电压更高的固定电压。然而，在最后的判定中，VCO可 以立即使用所应用的固定电压，当在最后的判定中确定VCO工作在 比所应用的固定电压更低的电压区域内时，此时可以选择比该固定电 压更低的固定电压。当使用由于温度上升导致振荡频率提高的VCO 时，这种控制尤其有效。
此外，例如，使用由于温度上升导致振荡频率下降的VCO，和 当在频带选择过程中确定VCO工作在靠近将要选择频带的频率波动 范围内最低电压的区域内时，可以选择直接低于它的频带。相反地， 使用温度上升导致振荡频率提高的VCO，和当在频带选择过程中确定 VCO工作在靠近将要选择频带的频率波动范围内最高电压的区域内 时，可以选择直接高于它的频带。
已经参考应用于在诸如便携式电话的无线电通信系统内使用的 射频IC的情况主要地描述了本发明人提出的发明。并不限制于上述 情况，本发明可以应用于用于无线WLAN的射频IC和包括PLL电 路的其它射频IC，所述PLL电路生成用于变频和调制/解调的将与接 收信号和发射信号合成的射频信号。
相关申请的交叉引用
本申请要求于2005年3月29日提交的日本专利申请JP 2005-093839的优先权，其内容在此引入本申请作为参考。