提高锁相环输出频率精度的方法及其锁相环频率合成器专利检索-锁相环控制系统专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

提高锁相环输出频率精度的方法及其锁相环频率合成器

阅读：1011发布：2020-10-15

IPRDB可以提供提高锁相环输出频率精度的方法及其锁相环频率合成器专利检索，专利查询，专利分析的服务。并且一种提高锁相环输出频率精度的方法及其锁相环频率合成器，其中，方法包括在中央处理器中运行下述程序，并通过VC_TCXO的压控脚向锁相环电路输送相应的直流控制电压，CPU根据目标频点配置锁相环参数；CPU读取较准频率的电压值Vref；计算分频值；如果分频值的小数部分介于大于等于0小于0.5之间，则按公式（1）计算出第一直流控制电压；Voffset1=2*ΔVFsetp/2*a+Vref（1）；如果分频值的小数部分介于大于等于0.5小于1之间，则按公式（2）计算出第二直流控制电压；Voffset2=Vref-2*ΔVFsetp/2*b；CPU将第一直流控制电压或第二直流控制电压通过DAC送到VC_TCXO的压控脚；通过锁相环收敛到目标频率。本发明的实现不需要增加任何硬件成本，只需在软件上面做相应处理即可，所以实现方式简单、成本较低，极易推广使用。，下面是提高锁相环输出频率精度的方法及其锁相环频率合成器专利的具体信息内容。

权利要求

1.一种提高锁相环输出频率精度的方法，其特征在于：中央处理器按下述方法工作，并通过VC _TCXO的压控脚向锁相环电路输送相应的直流控制电压进行锁相，S100、程序开始；

S200、CPU根据目标频点配置锁相环参数；

S300、CPU将预存的较准频率的电压值Vref调入临时存储器；

S400、用锁相环的输出频率除以该锁相环的最小频率步进量得出分频值；

S500、分频值小数部分的选择与直流控制电压的计算；

S510、如果分频值的小数部分介于大于等于0小于0.5之间，则按公式（1）计算出第一直流控制电压；

Voffset1=2*△VFsetp/2*a+Vref （1）式中，Voffset1为第一直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；a为分频值的介于大于等于0小于0.5之间的小数部分；Vref为较准频率的直流电压值；

S520、如果分频值的小数部分介于大于等于0.5小于1之间，则按公式（2）计算出第二直流控制电压；

Voffset2= Vref -2*△VFsetp/2*b式中，Voffset2为第二直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；b为分频值的介于大于等于0.5小于1之间的小数部分；Vref为较准频率的直流电压值；

S600、CPU将第一直流控制电压或第二直流控制电压通过DAC送到VC _TCXO的压控脚；

S700、通过锁相环收敛到目标频率；

S800、结束。

2.根据权利要求1所述的提高锁相环输出频率精度的方法，其特征在于：所述Voffset1和Voffset2是按下述步骤得出的：（1）、在工作频率范围内，将频率按最小频率步进量（Fsetp）分成N段，在N段中取其中一段N1,从N1中采集M个频点；

（2）、用采集的M个频点，M为大于等于2的正整数，选取其中最低的频率点(f0)作为校准频率参考点（Fref），记录该频率点对应的VC_TCXO压控脚电压（Vref），再通过调整其它M-1个频点的VC_TCXO压控脚的电压来校准输出频率，从而找到这M-1个频点的压控电压与Vref之间的关系；

（3）、利用公式 =A.B（3）计算出Voffset1和Voffset2的值；

公式（3）中，Fvco为PLL的输出频率；Fsetp为最小频率步进量；其中A是公式（3）所得出的分频值中的整数部分,B是公式（3）所得出的分频值中的小数部分；公式（3）的小数部分B有两种情况，第一种:小数部分B的值大于等于0小于<0.5；第二种：小数部分B的值大于等于0.5小于1；

当小数部分B的值大于等于0小于<0.5时，

ΔFvco=(A.B-A)*Fsetp ,令A.B-A=a则ΔFvco=a*Fsetp 因此，第一直流控制电压Voffset1由公式（4）得出：V offset1= *ΔFvco+Vref （4）简化后，V offset1=

当小数部分B的值大于等于0.5小于1时，

ΔFvco’=(A.B-A-1)*Fsetp，令A.B-A-1=b则ΔFvco=b*Fsetp 因此，第二直流控制电压Voffset2由公式（5）得出：V offset2= *ΔFvco’+Vref （5）简化后，V offset2= =Vref-2*△VFsetp/2*b。

3.一种锁相环频率合成器，包括中央处理器、数模转换器、压控温度补偿晶体振荡器、锁相环电路、低通滤波器和压控振荡器，中央处理器控制数模转换器将调制信号通过压控温度补偿晶体振荡器的压控脚输送给锁相环电路，锁相环电路再通过低通滤波器和压控振荡器输出带有调制信号的目标频率，其特征在于：在锁相时，中央处理器按如下方法工作，并通过VC _TCXO的压控脚向锁相环电路输送相应的直流控制电压，S100、程序开始；

S200、CPU根据目标频点配置锁相环参数；

S300、CPU将预存的较准频率的电压值Vref调入临时存储器；

S400、用锁相环的输出频率除以该锁相环的最小频率步进量得出分频值；

S500、分频值小数部分的选择与直流控制电压的计算；

S510、如果分频值的小数部分介于大于等于0小于0.5之间，则按公式（1）计算出第一直流控制电压；

S520、如果分频值的小数部分介于大于等于0.5小于1之间，则按公式（2）计算出第二直流控制电压；

S600、CPU将第一直流控制电压或第二直流控制电压通过DAC送到VC _TCXO的压控脚；

S700、通过锁相环收敛到目标频率；

S800、结束。

4.根据权利要求3所述的锁相环频率合成器，其特征在于：所述Voffset1和Voffset2是按下述步骤得出的：（1）、在工作频率范围内，将频率按最小频率步进量（Fsetp）分成N段，在N段中取其中一段N1,从N1中采集M个频点；

（3）、利用公式 =A.B（3）计算出Voffset1和Voffset2的值；

当小数部分B的值大于等于0小于<0.5时，

ΔFvco=(A.B-A)*Fsetp ,令A.B-A=a则ΔFvco=a*Fsetp 因此，第一直流控制电压Voffset1由公式（4）得出：V offset1= *ΔFvco+Vref （4）简化后，V offset1=

当小数部分B的值大于等于0.5小于1时，

说明书全文

提高锁相环输出频率精度的方法及其锁相环频率合成器

技术领域

[0001] 本发明涉及一种提高锁相环输出频率精度的方法及其锁相环频率合成器。

背景技术

[0002] 随着公网通信、专网通信、无线局域网、无绳电话、手机、数字电视、卫星定位等系统的不断发展, 频率合成器不但市场巨大, 而且在整机系统中, 作用重大, 直接关系到系统安全。频率合成器在通信中为系统提供需要的频率源, 频率源的性能指标直接关系到整个系统的性能，因此对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。

[0003] 随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位，并且，锁相技术在通信、航天、测量、电视、原子能、电机控制等领域，能够高性能地完成信号的提取、信号的跟踪与同步，模拟和数字通信的调制与解调、频率合成、滤波等功能，已经成为电子设备中常用的基本部件之一。锁相环是锁相式频率合成技术中最核心的部件之一，它是一个相位误差控制系统，它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相的目的。

[0004] 锁相式频率合成器分为锁相式整数频率合成器及锁相式分数频率合成器，其中，锁相式分数频率合成器的输出信号频率不需要是参考信号频率的整数倍, 而可以是参考信号频率的小数倍。分数频率合成器输出信号的最小频率间隔, 即输出频率精度, 由参考信号频率和分数频率合成器的分辨位数决定。可见, 分数频率合成器在支持较高频率的参考信号的同时, 可以获得较高的输出频率精度。

[0005] 但是，现有分数锁相环频率合成器的输出频率精度的精度最小也只有最小频率步进的一半，也就是说，当分数锁相环频率合成器的小数位大于等于0小于0.5时，锁相环向低端锁相，当分数锁相环频率合成器的小数位大于等于0.5小于1时，锁相环向高端锁相。现有锁相环中还没有哪一个锁相环可以实现在任意频点进行锁相的目的。

发明内容

[0006] 为了克服上述问题，本发明向社会提供一种可以在任意频点进行锁相的锁相环频率合成器。

[0007] 本发明的第二个目的是向社会提供一种提高锁相环输出频率精度的方法。

[0008] 本发明的技术方案是：提供一种锁相环频率合成器，包括中央处理器、数模转换器、压控温度补偿晶体振荡器、锁相环电路、低通滤波器和压控振荡器，中央处理器控制数模转换器将调制信号通过压控温度补偿晶体振荡器的压控脚输送给锁相环电路，锁相环电路再通过低通滤波器和压控振荡器输出带有调制信号的目标频率，在锁相时，中央处理器按下述方法工作，并通过VC _TCXO的压控脚向锁相环电路输送相应的直流控制电压，[0009] S100、程序开始；

[0010] S200、CPU根据目标频点配置锁相环参数；

[0011] S300、CPU将预存的较准频率的电压值Vref调入临时存储器；

[0012] S400、用锁相环的输出频率除以该锁相环的最小频率步进量得出分频值；

[0013] S500、分频值小数部分的选择与直流控制电压的计算；

[0014] S510、如果分频值的小数部分介于大于等于0小于0.5之间，则按公式（1）计算出第一直流控制电压；

[0015] Voffset1=2*△VFsetp/2*a+Vref （1）

[0016] 式中，Voffset1为第一直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；a为分频值的介于大于等于0小于0.5之间的小数部分；Vref为较准频率的直流电压值；

[0017] S520、如果分频值的小数部分介于大于等于0.5小于1之间，则按公式（2）计算出第二直流控制电压；

[0018] Voffset2= Vref -2*△VFsetp/2*b

[0019] 式中，Voffset2为第二直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；b为分频值的介于大于等于0.5小于1之间的小数部分；Vref为较准频率的直流电压值；

[0020] S600、CPU将第一直流控制电压或第二直流控制电压通过DAC送到VC _TCXO的压控脚；

[0021] S700、通过锁相环收敛到目标频率；

[0022] S800、结束。

[0023] 作为对锁相环频率合成器的改进，所述Voffset1和Voffset2是按下述步骤得出的：

[0024] （1）、在工作频率范围内，将频率按最小频率步进量（Fsetp）分成N段，在N段中取其中一段N1,从N1中采集M个频点；

[0025] （2）、用采集的M个频点，M为大于等于2的正整数，选取其中最低的频率点(f0)作为校准频率参考点（Fref），记录该频率点对应的VC_TCXO压控脚电压（Vref），再通过调整其它M-1个频点的VC_TCXO压控脚的电压来校准输出频率，从而找到这M-1个频点的压控电压与Vref之间的关系；

[0026] （3）、利用公式 =A.B （3）计算出Voffset1和Voffset2的值；

[0027] 公式（3）中，Fvco为PLL的输出频率；Fsetp为最小频率步进量；其中A是公式（3）所得出的分频值中的整数部分,B是公式（3）所得出的分频值中的小数部分；公式（3）的小数部分B有两种情况，

[0028] 第一种:小数部分B的值大于等于0小于<0.5；第二种：小数部分B的值大于等于0.5小于1；

[0029] 当小数部分B的值大于等于0小于<0.5时，

[0030] ΔFvco=(A.B-A)*Fsetp ,令A.B-A=a则ΔFvco=a*Fsetp 因此，第一直流控制电压Voffset1由公式（4）得出：

[0031] V offset1= *ΔFvco+Vref （4）简化后，

[0032] V offset1=

[0033] 当小数部分B的值大于等于0.5小于1时，

[0034] ΔFvco’=(A.B-A-1)*Fsetp，令A.B-A-1=b则ΔFvco=b*Fsetp 因此，第二直流控制电压Voffset2由公式（5）得出：

[0035] V offset2= *ΔFvco’+Vref （5）简化后，

[0036] V offset2= =Vref-2*△VFsetp/2*b。

[0037] 本发明还提供一种提高锁相环输出频率精度的方法，在中央处理器中运行下述程序，并通过VC _TCXO的压控脚向锁相环电路输送相应的直流控制电压进行锁相，[0038] S100、程序开始；

[0039] S200、CPU根据目标频点配置锁相环参数；

[0040] S300、CPU将预存的较准频率的电压值Vref调入临时存储器；

[0041] S400、用锁相环的输出频率除以该锁相环的最小频率步进量得出分频值；

[0042] S500、分频值小数部分的选择与直流控制电压的计算；

[0043] S510、如果分频值的小数部分介于大于等于0小于0.5之间，则按公式（1）计算出第一直流控制电压；

[0044] Voffset1=2*△VFsetp/2*a+Vref （1）

[0045] 式中，Voffset1为第一直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；a为分频值的介于大于等于0小于0.5之间的小数部分；Vref为较准频率的直流电压值；

[0046] S520、如果分频值的小数部分介于大于等于0.5小于1之间，则按公式（2）计算出第二直流控制电压；

[0047] Voffset2= Vref -2*△VFsetp/2*b

[0048] 式中，Voffset2为第二直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；b为分频值的介于大于等于0.5小于1之间的小数部分；Vref为较准频率的直流电压值；

[0049] S600、CPU将第一直流控制电压或第二直流控制电压通过DAC送到VC _TCXO的压控脚；

[0050] S700、通过锁相环收敛到目标频率；

[0051] S800、结束。

[0052] 作为对提高锁相环输出频率精度的方法的改进，所述Voffset1和Voffset2是按下述步骤得出的：

[0053] （1）、在工作频率范围内，将频率按最小频率步进量（Fsetp）分成N段，在N段中取其中一段N1,从N1中采集M个频点；

[0054] （2）、用采集的M个频点，M为大于等于2的正整数，选取其中最低的频率点(f0)作为校准频率参考点（Fref），记录该频率点对应的VC_TCXO压控脚电压（Vref），再通过调整其它M-1个频点的VC_TCXO压控脚的电压来校准输出频率，从而找到这M-1个频点的压控电压与Vref之间的关系；

[0055] （3）、利用公式 =A.B （3）计算出Voffset1和Voffset2的值；

[0056] 公式（3）中，Fvco为PLL的输出频率；Fsetp为最小频率步进量；其中A是公式（3）所得出的分频值中的整数部分,B是公式（3）所得出的分频值中的小数部分；公式（3）的小数部分B有两种情况，

[0057] 第一种:小数部分B的值大于等于0小于<0.5；第二种：小数部分B的值大于等于0.5小于1；

[0058] 当小数部分B的值大于等于0小于<0.5时，

[0059] ΔFvco=(A.B-A)*Fsetp ,令A.B-A=a则ΔFvco=a*Fsetp 因此，第一直流控制电压Voffset1由公式（4）得出：

[0060] V offset1= *ΔFvco+Vref （4）简化后，

[0061] V offset1=

[0062] 当小数部分B的值大于等于0.5小于1时，

[0063] ΔFvco’=(A.B-A-1)*Fsetp，令A.B-A-1=b则ΔFvco=b*Fsetp 因此，第二直流控制电压Voffset2由公式（5）得出：

[0064] V offset2= *ΔFvco’+Vref （5）简化后，

[0065] V offset2= =Vref-2*△VFsetp/2*b。

[0066] 本发明通过确立第一直流控制电压或第二直流控制电压的计算公式，利用软件算法使锁定频率最终收敛到目标频率；用时只需将基准频率Fref校准，再通过软件根据第一直流控制电压或第二直流控制电压的计算公式，自动计算出每个频点的直流控制电压，最后通过中央处理器CPU控制DAC输出对应频点的压控电压使锁相环锁定在目标频率上，可以大大地提高锁相环输出频率精度。本发明的实现不需要增加任何硬件成本，只需在软件上面做相应处理即可，所以实现方式简单、成本较低，极易推广使用。

附图说明

[0067] 图1是本发明一种实施例的流程示意图。

[0068] 图2是本发明锁相环频率合成器方框结构示意图。

[0069] 图3是本发明直流控制电压计算模式示意图。

[0070] 图4是本发明锁相环频率合成器一种应用实例的方框结构示意图。

[0071] 图5是图4的具体电路原理示意图。

具体实施方式

[0072] 请参见图1，图1所揭示的是一种提高锁相环输出频率精度的方法，在中央处理器中运行下述程序，并通过VC _TCXO的压控脚向锁相环电路输送相应的直流控制电压进行锁相，

[0073] S100、程序开始；

[0074] S200、CPU根据目标频点配置锁相环参数；

[0075] S300、CPU将预存的较准频率的电压值Vref调入临时存储器；

[0076] S400、用锁相环的输出频率除以该锁相环的最小频率步进量得出分频值；

[0077] S500、分频值小数部分的选择与直流控制电压的计算；

[0078] S510、如果分频值的小数部分介于大于等于0小于0.5之间，则按公式（1）计算出第一直流控制电压；

[0079] Voffset1=2*△VFsetp/2*a+Vref （1）

[0080] 式中，Voffset1为第一直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；a为分频值的介于大于等于0小于0.5之间的小数部分；Vref为较准频率的直流电压值；

[0081] S520、如果分频值的小数部分介于大于等于0.5小于1之间，则按公式（2）计算出第二直流控制电压；

[0082] Voffset2= Vref -2*△VFsetp/2*b

[0083] 式中，Voffset2为第二直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；b为分频值的介于大于等于0.5小于1之间的小数部分；Vref为较准频率的直流电压值；

[0084] S600、CPU将第一直流控制电压或第二直流控制电压通过DAC送到VC _TCXO的压控脚；

[0085] S700、通过锁相环收敛到目标频率；

[0086] S800、结束。

[0087] 请参见图2，图2揭示的是一种锁相环频率合成器，包括中央处理器CPU、数模转换器DAC、压控温度补偿晶体振荡器VCTCXO、锁相环电路PLL IC、低通滤波器LPF和压控振荡器VCO，中央处理器CPU控制数模转换器DAC将调制信号通过压控温度补偿晶体振荡器VCTCXO的压控脚输送给锁相环电路PLL IC，锁相环电路PLL IC再通过低通滤波器LPF和压控振荡器VCO输出带有调制信号的目标频率RF OUT，在锁相时，中央处理器CPU运行下述程序，并通过压控温度补偿晶体振荡器VC _TCXO的压控脚向锁相环电路PLL IC输送相应的直流控制电压，即输送第一直流控制电压Voffset1或第二直流控制电压Voffset2；

[0088] S100、程序开始；

[0089] S200、CPU根据目标频点配置锁相环参数；

[0090] S300、CPU将预存的较准频率的电压值Vref调入临时存储器；

[0091] S400、用锁相环的输出频率除以该锁相环的最小频率步进量得出分频值；

[0092] S500、分频值小数部分的选择与直流控制电压的计算；

[0093] S510、如果分频值的小数部分介于大于等于0小于0.5之间，则按公式（1）计算出第一直流控制电压；

[0094] Voffset1=2*△VFsetp/2*a+Vref （1）

[0095] 式中，Voffset1为第一直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；a为分频值的介于大于等于0小于0.5之间的小数部分；Vref为较准频率的直流电压值；

[0096] S520、如果分频值的小数部分介于大于等于0.5小于1之间，则按公式（2）计算出第二直流控制电压；

[0097] Voffset2= Vref -2*△VFsetp/2*b

[0098] 式中，Voffset2为第二直流控制电压；△VFsetp/2为1/2最小频率步进量的直流电压校正值；b为分频值的介于大于等于0.5小于1之间的小数部分；Vref为较准频率的直流电压值；

[0099] S600、CPU将第一直流控制电压或第二直流控制电压通过DAC送到VC _TCXO的压控脚；

[0100] S700、通过锁相环收敛到目标频率；

[0101] S800、结束。

[0102] 请参见图3，图3是上述方法和锁相环频率合成器中计算Voffset1和Voffset2的步骤：

[0103] （1）、在工作频率范围内，将频率按最小频率步进量（Fsetp）分成N段，在N段中取其中一段N1,从N1中采集M个频点；

[0104] （2）、用采集的M个频点，M为大于等于2的正整数，选取其中最低的频率点(f0)作为校准频率参考点（Fref），记录该频率点对应的VC_TCXO压控脚电压（Vref），再通过调整其它M-1个频点的VC_TCXO压控脚的电压来校准输出频率，从而找到这M-1个频点的压控电压与Vref之间的关系；

[0105] （3）、利用公式 =A.B （3）计算出Voffset1和Voffset2的值；

[0106] 公式（3）中，Fvco为PLL的输出频率；Fsetp为最小频率步进量；其中A是公式（3）所得出的分频值中的整数部分,B是公式（3）所得出的分频值中的小数部分；公式（3）的小数部分B有两种情况，

[0107] 第一种:小数部分B的值大于等于0小于<0.5；第二种：小数部分B的值大于等于0.5小于1；

[0108] 当小数部分B的值大于等于0小于<0.5时，

[0109] ΔFvco=(A.B-A)*Fsetp ,令A.B-A=a则ΔFvco=a*Fsetp 因此，第一直流控制电压Voffset1由公式（4）得出：

[0110] V offset1= *ΔFvco+Vref （4）简化后，

[0111] V offset1=

[0112] 当小数部分B的值大于等于0.5小于1时，

[0113] ΔFvco’=(A.B-A-1)*Fsetp，令A.B-A-1=b则ΔFvco=b*Fsetp 因此，第二直流控制电压Voffset2由公式（5）得出：

[0114] V offset2= *ΔFvco’+Vref （5）简化后，

[0115] V offset2= =Vref-2*△VFsetp/2*b。

[0116] 未采用软件算法校准的试验数据和采用软件算法后的试验数据结果如下表:

[0117]

[0118] 从以上数据可以看出，未加软件算法的输出频率最大误差为2340Hz,而使用本发明方法后的输出频率最大误差为15Hz，与目标频率误差非常小。

[0119] 下面以DMR全双工数字对讲机系统(330MHZ-400MHZ)为例对本发明作进一步说明，该系统中锁相环IC采用的是SKY72300，SKY72300有如下特点：

[0120] 采用双环设计，使用时可以通过软件控制来分别独立的控制主环与辅环的工作模式；主环上有整数分频、18位小数分频、10位小数分频三种模式，辅环有整数分频和10位小数分频。其电路原理方框图见图4，具体电路原理图见图5。

[0121] 本实施例中，考虑到DMR全双工数字对讲机系统的要求及锁相环的指标，锁相环的主环（发射通路）采用18位小数分频的工作模式，锁相环辅环（接收通路）采用的是10位小数分频的工作模式，图5中参考时钟Fosc采用的是19.2MHZ的VC_TCXO,为了兼固锁相环的小数杂散,锁定时间及相位噪声等指标参考时钟分频器Rosc_div采用4分频，所以鉴相频率Fpd=Fosc/4=19.2MHZ/4=4.8MHZ,由鉴相频率4.8MHZ可知发射与接收通路的最小频率步进分别为：Fsetp =Fpd/218=4.8MHZ/218=18.31HZ(发射部分)，Fsetp =Fpd/210=4.8MHZ/210=4687.5HZ(接收部分)，因此，接收部分的频率精度无法满足系统要求（根据ETSI EN 301 166-1 V1.3.2 标准，要求手持终端设备300MHZ-500MHZ时频率误差为 ±0.1 CSP，而此处系统CSP为窄带12.5KHz，所以要求的频率误差为小于1.25KHz）。

[0122] （1）直流控制电压的计算；

[0123] 直流控制电压（DAC输出补偿量）公式：由于发射通路（主环）频率误差为18.31HZ满足系统要求，所以此处不做述说；下面计算辅环的直流控制电压；

[0124] 选取一个频点Fref较准输出频率，此时的调整电压值保存为Vref；

[0125] 以频段为330MHz~400MHz，鉴相频率Fpd=4.8ＭHz为例，

[0126] 接收部分（辅环）最小频率步进值为Fsetp =Fpd/210=4.8MHZ/210=4687.5HZ，所以Fsetp÷2=2343.75HZ

[0127] 如要锁定的频点为 F01=365.65MHZ,取（365.65MHZ/4687.5HZ=78005.33）小数部分为 0.33，同样，如要锁定的频点 F02=365.6468MHZ, 取（365.6468MHZ/4687.5HZ=78004.65）小数部分为0.65，此处令小数为c，并且从电路中可以测出，频率变化2343.75HZ，VC_TCXO需要约750mV的电压偏移量去调整控制，所以此处=750mV。则有下面两种情况：

[0128] 第一种: 0≤小数部分＜0.5

[0129] Voffset1= =1500*c+Vref

[0130] 第二种: 0.5≤小数部分＜1

[0131] Voffset2= =1500*(c-1)+Vref

[0132] 以上是得出的压控电压模型，通过此模型利用软件算法使锁定频率最终收敛到目标频率；使用时只需将某一频率校准，而后软件会通过这个校准值，根据压控电压模型自动换算，得出每个频点的压控电压值，最终得到准确的目标频率。

[0133] （2）测试数据对比

[0134] 表1至表4为使用该发明技术和未使用该发明技术各项数据指标对比。

[0135] 表一、锁相环输出频率测试数据

[0136] 表二为相位噪声对比测试数据：

[0137] 表三为锁定时间对比测试数据:

[0138]

[0139] 表四为小数杂散频点的对照表

[0140]

[0141] 从以上四个表格的数据可以看出，使用该发明技术后，不但锁相环输出频率精度明显提高了，同时小数杂散频点明显减少，相位噪声和锁定时间都不会受到任何影响。

[0142] 上述实施样例及文中提到的DMR全双工数字对讲机系统是提供给熟悉本领域内的人员来实现或使用本发明的，熟悉本领域的普通技术人员可在不脱离本发明的发明思想的情况下，对上述实施样例做出种种修改或变化，因而本发明的保护范围并不被上述实施样例所限，而应该是符合专利要求提到的创新性特征的最大范围。

[0143] 本发明中涉及到的中英文名词对照表。

[0144]

标题	发布/更新时间	阅读量
锁相环-专利编号CN103718464A	2020-05-12	724
锁相环路-专利编号CN108988852A	2020-05-11	58
锁相环-专利编号CN101849359B	2020-05-12	129
锁相环-专利编号CN103297041A	2020-05-12	208
锁相环-专利编号CN101849359A	2020-05-13	326
锁相环-专利编号CN103718464B	2020-05-11	817
锁相环-专利编号CN103795409A	2020-05-11	397
锁相环-专利编号CN101882928A	2020-05-13	440
锁相环-专利编号CN1679238A	2020-05-11	882
锁相环-专利编号CN101882928B	2020-05-13	831

提高锁相环输出频率精度的方法及其锁相环频率合成器

提高锁相环输出频率精度的方法及其锁相环频率合成器

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式