本发明涉及差分接收机电路领域，更具体地，涉及具有低歪斜 (skew)和对称的差分输出信号的轨到轨(rail to rail)共模操作 的差分接收机电路。

用于接收具有轨到轨共模电压(CMV)范围的低摆幅差分信号的一 种传统的技术是利用两个接收机电路。第一接收机电路例如是一个被 使用来接收具有接近于电源电压电位(Vdd)的CMV的信号的NMOS型 输入晶体管；和一个被使用来接收具有接近于地电位(gnd)的CMV的 信号的PMOS型输入晶体管。来自两个接收机电路的输出信号然后被组 合而成为来自它的输出端的单端输出信号。差分接收机电路典型地具 有任何形式的差分放大器，然而，最通常的差分放大器典型地是高度 精确的折叠的级联放大器。

美国专利申请No.5,801,564公开了一种减小歪斜的差分接收 机，它利用了第一和第二差分放大器。不幸的是，为了得到预定的运 行，需要两个差分放大器的仔细的耦合。另外，这个电路相当复杂， 结果，影响差分输出信号中产生低歪斜和对称性。

所以，需要以低的设计成本提供一种具有低歪斜和对称差分输出 信号的高速性能差分接收机。因此，本发明的目的是提供一种以轨到 轨共模工作而同时提供低歪斜和对称的差分输出信号的差分接收机电 路。

按照本发明，提供了一种差分接收机电路，包括：作为第一轨的 第一电源电压端，用于接收第一电位；和作为第二轨的第二电源电压 端，用于接收低于第一电位的第二电位；差分信号分离器，包括被布 置在第一和第二电源电压端之间的第一分支和第二分支，和用于接收 差分输入信号的第一和第二输入端，以及用于提供来自这些输入端的 两个互补的差分输出信号的第一到第四输出端；共模电压(CMV)归一 化级，用于对这两个互补的差分输出信号进行电乎移位，以形成一个 互补的差分输出信号，CMV归一化级包括与该差分信号分离器级的第一 到第四输出端有电耦合的第一到第四输入端和第一和第二输出端；跨 阻抗放大器，包括与CMV归一化级的第一和第二输出端有电耦合的第 一和第二输入端和用于提供具有低信号歪斜和对称性的轨到轨互补差 分输出信号的第一和第二输出端，其中差分信号分离级、共模电压 (CMV)归一化级和放大器被布置在第一和第二电源电压端之间，以用 于接收来自这些电源电压端的第一和第二电位。

按照本发明，提供了一种用于提供差分输出信号的方法，包括： 提供作为第一轨的第一电压和作为第二个另外的轨的第二个另外的电 压；接收一个具有共模电压(CMV)和不同于从第二电压到第一电压的 轨到轨的差分输入信号；把该差分输入信号进行相位分离以使其成为 具有交叉电压和在电位上不是重叠而是相互有间隔的两个互补的差分 输出信号；把该两个互补的差分输出信号进行电平移动，并把每个互 补差分信号内的模拟信号相加，以形成一个与轨到轨不同的互补的输 出信号；以及放大该一个互补输出信号，以形成一个具有类似于电平 移位信号的时间特性轨到轨互补差分信号和在第一与第二电压之间的 近似地从轨到轨的转换。

按照本发明，提供了一个电路，它包括：用于提供第一电压作为 第一轨和第二个另外的电压作为第二个另外的轨的装置；用于接收一 个具有共模电压(CMV)和与从第二电压到第一电压的轨到轨不同的差 分输入信号的装置；用于对差分输入信号进行相位分离，以使其成为 具有交叉电压和在电位上不相重叠而是相互间有间隔的两个互补的差 分输出信号的装置；用于把该两个互补的差分输出信号进行电平移位 以及把在每个互补差分信号内的模拟信号相加，以形成一个与轨到轨 不同的互补的输出信号的装置；以及用于放大该一个互补输出信号以 形成一个轨到轨互补差分信号，该信号具有类似于电平移位信号的时 间特性和在第一与第二电压之间的近似地从轨到轨的转换的装置。

按照本发明，提供了用于存储指令数据的贮存媒体，该指令数据 包括：第一指令数据，用于提供作为第一轨的第一电压和作为第二个 另外的轨的第二个另外的电压；第二指令数据，用于接收具有共模电 压(CMV)且不同于从第二电压到第一电压的轨到轨的差分输入信号； 第三指令数据，用于对差分输入信号相位进行分离以使其成为两个互 补的差分输出信号，该信号具有交叉电压并且在电位上不是重叠而是 互相隔开；第四指令数据，用于把两个互补的差分输出信号进行电平 移动以及把在每个互补差分信号内的模拟信号相加以形成一个与轨到 轨不同的互补的输出信号；以及第五指令数据，用于放大该一个互补 输出信号，以形成轨到轨互补差分信号，该信号具有类似于电平移位 信号的时间特性和在第一与第二电压之间的近似地从轨到轨的转换。

现在结合以下的附图描述本发明的示例性实施例，其中：

图1a显示作为轨到轨共模电压(CMV)差分接收机电路的第一级 的差分信号分离器输入级；

图1b显示作为轨到轨CMV差分接收机电路第二级的CMV归一化 级；

图1c显示作为轨到轨CMV差分接收机电路第三级的跨阻抗放大器 级；

图1d显示作为轨到轨输出驱动器级的缓冲器级，它是轨到轨CMV 差分接收机电路的第四级；

图2a用图形显示提供给轨到轨CMV差分接收机电路的差分输入端 的、小的差分信号输入信号“in+”和“in-”；

图2b显示由于“in+”电压上升的结果，“dn”电压增加和“sn” 电压减小；

图2c显示由于“in+”电压上升的结果，“sp”电压减小和“dp” 电压增加；

图3a显示从第二级的输出端提供的输出信号“in2-”和“in2+”；

图3b显示从第三级的输出端提供的输出信号“in3-”和“in3+”； 以及

图3c显示从轨到轨CMV差分接收机电路的输出端提供的输出信号 “out-”和“out+”。

图1a到1d显示按照本发明的优选实施例的轨到轨共模电压 (CMV)差分接收机电路100的多个级。差分接收机电路100包括串联 地布置的四级对称电路。图1a显示作为第一级的差分信号分离器输入 级110。图1b显示第二级，即CMV归一化级130。图1c显示第三级， 即跨阻抗放大器级150。图1d显示第四级，它作为轨到轨输出驱动器 级150的缓冲器级。

参照图1a，第一级110包括两个对称电路分支，第一分支111和 第二分支112。布置在第一分支111内的是第一n沟道金属氧化物半导 体(NMOS)晶体管(NMOS1)113和第一p沟道金属氧化物半导体(PMOS) 晶体管(PMOS1)114。布置在第二分支112内的是第二NMOS晶体管 (NMOS2)115和第二PMOS晶体管(PMOS2)116。四个被标记为R1的 电阻负荷117a到117d把器件NMOS1 113、PMOS1 114和NMOS2 115、 PMOS2 116的漏极和源极电耦合到第一和第二电源电压端110c和 110d，它们分别被连接来接收电位电压Vdd和Vss。

晶体管PMOS1 114和NMOS2 115的栅极被电耦合在一起，并与被 标记为“In+”的第一输入端110a电耦合。晶体管PMOS2 116和NMOS1 113的栅极一起与被标记为“In-”的第二输入端110b电耦合。第一 和第二输入端110a和110b形成第一级110的差分输入端。第一级110 另外还具有四个输出端110e到110h，分别被标记为inn1，inp1， inn2，inp2，用于从那里提供各个信号dn，sn，sp，dp。

在使用中，第一级110用作为差分信号相位分离级。被提供给这 一级的差分输入端110a和110b的输入信号是具有轨到轨共模电压 (CMV)的约50mv到400mv的电位的小的差分信号。

第一分支111包括NMOS1和PMOS1器件113和114，它们以穿过 栅极结构的形式被电耦合在一起。这个穿过栅极的每一端被电耦合到 各自的电阻，其中电阻117a和117b分别把NMOS1和PMOS1器件113 和114的漏极和源极电耦合到110c和110d电源电压端。电阻117c和 117d用来分别把NMOS2和PMOS2器件115和116的漏极和源极耦合到 110c和110d电源电压端。

参照图2a，这个图用图形显示当小差分信号“In+”和“In-”被 施加到输入端110a和110b--即MOS器件113和114的栅极端一时发 生的情形。当“In+”上升时，PMOS1器件114导通较小的电流，而对 于NMOS1器件113，出现同样的但反向的情形。对于输入端110b，因 为信号“In-”的电位降低，NMOS1器件113导通较小的电流。总的效 果是要增加穿过栅极阻抗，所以传播通过这个第一分支111的电流减 小。如图2b所示，对于输出端110e和110f，由于“in+”电压上升 的结果，将观察到“dn”电压的增加和“sn”电压的减小。

同样类型的事件在第二分支112中观察到，但其效果与第一分支 111的效果相反。参照图2c，“in+”电压上升的这个转变导致“sp” 电压的减小和“dp”电压的增加，正如在110g和110h输出端是观察 到的。图2d显示对于这个第一级110从各个输出端110e和110h提供 的四个叠加的输出信号dn，sn，sp，dp。这个图还显示以一个差分信 号开始，导致生成两个互补的差分信号，它们具有在上部与下部的交 叉点组(被标记为“A”，201a和201b与“B”，202a和202b)之间 的大约几皮秒的非常小的歪斜。而且，当输入CMV改变时，相应的交 叉电压有电位的上升或下降，但在时间上或在定时关系上保持相对恒 定。另外，当差分幅度改变时，两个互补差分输出信号的差分幅度也 改变。

回到图1a，当输入CMV移到较高的Vdd电位时，即使在PMOS1器 件114关断或接近关断时，穿过栅极结构也使电流导通。当输入CMV 移到地电位时，即使在NMOS1器件113关断或接近关断时，穿过栅极 结构也使电流导通。

所以在CMV移到更高的Vdd或更低的Vss的极端情形下，仍由一 个MOS器件，(它是NMOS1器件113或PMOS1器件114)执行差分相 位分离。在极端CMV的情形下，当第一分支111比起第二分支112导 通更多的电流时，差分相位分离由轨到轨CMV来起作用。

任选地，这个第一级的差分增益小于1，这时它任选地是差分输入 电压的50％。优选地，在集成电路制作期间，每个PMOS和NMOS器件 113到116以及电阻117a 117d的尺度这样选择以使得交叉电压和差 分相位分离的最好性能接近最优。

回到图1b，CMV归一化级被显示为具有两个NMOS器件，其标记为 MN1 134和MN2 136，以及两个PMOS器件，其标记为MP1 133和MP2 135。器件MP1 133和MP2 135的漏极被电耦合在一起，并且还被电耦 合到第一电源电压端130c，用于通过电阻R2 137a接收Vdd。器件MN1 134和MN2 136的源极被电耦合在一起，并且还被电耦合到第二电源 电压端130d，用于通过电阻R2 137b接收Vss。第三电阻R3 137c布 置在一个被形成在器件MP1 133的源极与器件MN1 134的漏极之间的 接点与一个被形成在器件MP2 135的源极与器件MN2 136的漏极之间 的接点之间。

PMOS器件MP1 133和MP2 135的栅极端形成第二级130的输入端 130e和130f，并且被分别电耦合到第一级底侧的输出端110f和 110h。NMOS器件MN1 134和MN2 136的栅极电耦合到第一级顶侧的输 出端110e和110g。这个第二级是互补差分级，它用来把共模电压 (CMV)归一化到大约Vdd/2。

参考图3a，当被提供给输入端130e的输入电压“inp1”低于被 提供给输入端130g的输入电压“inp2”时，和当被提供给输入端130f 的输入电压“inn2”高于被提供给输入端130h的输入电压“inn1”时， 正电流路径从节点131a(如由信号“in2-”所表示)经过电阻R3 137c 流到节点131b(如由信号“in2+”所表示)。主电流路径被形成为从 第一电源电压端130c，电阻R2 137a，经过晶体管MP1 133，经过电 阻R3 137c，经过晶体管MN2 136，经过电阻R2 137b，和最后到第二 电源电压端130d(它是地电位Vss)。

当输入条件被颠倒时，出现相反的情形。正的电流从节点131b， “in2+”经过电阻R3流到节点131a，“in2-。优选地，PMOS和NMOS 器件133，135，134，136被设计成具有相等的工作面积和可比较的增 益gm。这使第一级110的电容负荷得以均衡，以及有助于从这个第二 级130的输出端131a和131b提供的输出信号的歪斜与对称性。根据 对于晶体管MP1 133，MP2 135和MN1 134，MN2 136的相等的增益gm， 流入电阻R3 137c的正的和负的电流是相等的。所以，从第二级130 的输出端131a和131b提供的输出差分电压的中心值约为Vdd/2的 CMV。而且，因为第二级130主要被使用来把CMV归一化，这一级的电 压增益并不重要。电压增益在第三级150实现。

而且，对于图3a，随着第一级110的差分输入CMV的改变，从输 出端110e到110h提供的四个输出信号的电位上下移动。参考图3b， 当从输出端131a和131b提供的第二级130差分输出信号的差分幅度 改变时，它的CMV保持为恒定的--约Vdd/2。

回到图1c和1d，这些图显示跨阻抗级。第二级的输出端131a 131b 被电耦合到输入端150a和150b，信号“in2+”和“in2-”是从第三 级150的这些端提供的。跨阻抗级150包括具有各自的反馈负荷电阻 157a和157b的两个倒相器，即第一倒相器151和第二倒相器152。每 个电阻R4 157a和157b提供从倒相器输出端到倒相器输入端150a或 150b的负反馈，从而把每个倒相器的正常的高增益从几百或几千降低 到小的数值，诸如5。这个跨阻抗级150的净效应在于，它产生具有相 等的上升和下降时间的输出波形，如果提供给输入端150a和150b的 差分输入信号处在技术规范内的话。这个第三级150形成第二级130 的电阻负荷，因为根据定义，提供给跨阻抗级输入端150a和150b的 输入信号具有电流的形式。

参考图3b，因为牵涉到短路电流或通过电流，从跨阻抗级150的 输出端150c和150d提供的输出信号“in3+”和“in3-”不是轨到轨 的。实际上，跨阻抗级150给第二级130加上额外的电流负荷，以及 提供对于第二级130附加的CMV均衡。另外，由于跨阻抗级150的输 出信号由电路设计所控制，从输出端150c和150d提供的信号“in3+” 和“in3-”是具有非常低歪斜的对称差分信号，并以Vdd/2为中心， 但不是轨到轨的。参照图3c，随着第一级110的差分输入CMV改变， 第三级150的差分输出信号的差分幅度会改变，但它的CMV保持恒定， 约为Vdd/2。

参照图1d，第四级配备有两个输入端170a和170b，它们被耦合 到第三级150的输出端150c和150d。这个第四级170接收来自第三 级150的输出信号，以及通过使用缓冲器电路171和172缓冲该输出 信号，以便在输出端170c和170d上形成输出信号“out+”和“out-”。 参照图3d，最终得到的输出信号“out+”和“out-”是轨到轨的。根 据设计，这个第四级170被优化以放大和缓冲第三级150输出信号和 保留波形和CMV的低的歪斜和上升与下降对称性。

有利地，按照本发明的实施例的差分接收机能够以高速度或任选 地以低速度进行差分信号放大和信号通信，其中低歪斜和高对称性是 优选的。

可以设想许多其它实施例而不背离本发明的精神或范围。