本发明涉及一种利用采样器电容(C1)和积分器电容(C2)将模 拟输入信号(Vin)转换成数字输出信号的方法。

这种AD转换，例如在美国专利5107266中是公知的。循环AD转 换已经变得很流行，因为它在半导体芯片上的集成仅需要很小的芯片 面积，同时利用当今的技术，该转换可以以相对高的速度执行。然而， 由于采用了运算放大器，积分器电容器和MOST-开关，这种循环AD转 换器的问题是电容器失配，运算放大器和比较器的输入偏移电压，时 钟贯通(feed-through)，开关的沟道电荷注入以及漏电流。运算放 大器和比较器的输入偏移电压可以通过仅需要少量无源部件的所谓的 自动调零技术消除。沟道电荷注入和漏电流可以通过采用全差分结构 解决，通过这种结构所有的剩余电荷变成可以在输出消除的共模信 号。时钟贯通可以通过调谐对于不同脉冲具有小差别的时钟脉冲来消 除。剩余的问题是，出现在数字输出信号上的电容器失配的干扰效应， 这是由于这样一种事实，即，采样器电容器和积分器电容器并非充分 相等，并且因为寄生电容在这两个电容上具有不同的影响。

上面提到的美国专利主要意图是消除运算放大器的偏移电压，但 是没有解决电容器失配。与此对比，本发明的目的是基本上最小化循 环AD转换器中电容器失配的效应。因此，根据本发明的方法的特征在 于，包含以下步骤，通过将模拟信号(Vi)和参考信号(Vr)的差与所 述电容的比(C1/C2)相乘产生差信号，从所述差信号得到至少一个数 字位(D)，基本上加倍该差信号，由与所述比相乘的参考信号移位 (shift)所述加倍的差信号，以及对于下一个循环，采用移位的信号 作为与所述比相乘的差信号用于下一个循环。

应该观察到的是，上述步骤不必以给定的顺序实施。例如，可以 在乘法操作前实施移位操作。

根据本发明方法的一个优选实施例是一种方法，借此，数字输出 信号是借助于运算放大器(A)产生的一多位数字字，该运算放大器具 有连接到比较器(Q)的运算放大器输出，采样器电容器(C1)、积分 器电容器(C2)和开关装置(S0...S8)被布置并被控制来执行所述转换， 其特征在于：

-在一个或多个时钟相位的第一相位组期间，在运算放大器输出 (O)产生差信号；

-在一个或多个时钟相位的第二相位组期间，为了构成数字字， 导出至少一个数字位(D)，并在所述运算放大器输出(O)交付与所 述电容比相乘的差信号，

-通过在一个或多个时钟相位的第三相位组期间在运算放大器 输出(O)产生加倍的差信号，基本上加倍该差信号，其中该加倍的差 信号基本上是与所述电容比相乘的所述模拟差信号的两倍，

-通过在一个或多个时钟相位的第四相位组期间在运算放大器 输出产生移位模拟信号，移位所述加倍的差信号，其中该移位模拟信 号是由与所述电容比相乘的位相关参考信号移位的由前一个相位组交 付的运算放大器输出信号，以及

-对于下一个循环的第二相位组，采用所述移位信号作为差信 号。

应该观察到，上述相位组不必以给定顺序实施。例如，也可以在 第三组的乘法操作前实施第四相位组的移位操作。

实际上，例如，归因于在电容器制造期间的容许偏差，电容比不同 于它们理想的或标称值。本发明基于这样一种理解，允许由每个相位 组交付给下一个相位组的信号被电容比“破坏(corrupt)”，只要每 个所述模拟信号与所述电容比成比例。这是与上述现有技术不同的， 在现有技术中，被破坏的模拟信号被加到未破坏的模拟信号中，这导 致了会被不等于1的电容比严重破坏的位的产生。

在许多应用中，在循环AD转换器的一个循环中产生数字输出信号 的一位。然后，在第二相位组期间，该位值由模拟差信号的极性确定， 例如，当模拟差信号为正时，该位是“高”，当模拟差信号为负时， 该位是“低”。该判定标准不会受到差信号被与电容比相乘这一事实 的影响。然而，如果希望将差信号和不等于零的固定参考值比较，重 要的是在该信号施加到比较器之前，从运算放大器的输出信号中去除 该电容比，于是，根据本发明的方法特征在于，在第二相位组期间， 将积分器电容器的电荷转移到采样器电容器，从采样器电容器的两端 电压产生构成数字字的所述至少一位，并且随后将采样器电容器的电 荷转移回积分器电容器。

在第三相位组期间，通过借助于运算放大器，将积分器电容器的 两端电压拷贝到采样器电容器，并随后再次借助于运算放大器，将采 样器电容器的电荷转移到积分器电容器中，可以作出因子2的乘法。 这样，如果两个电容器的电容正好相等，积分器电容器的两端电压和 运算放大器输出电压仅仅精确地加倍。因此，当电容并非十分相等时， 乘法因子被破坏，其导致在下一个循环的第二相位组期间破坏的位产 生。

在这些电容之间的差不是充分小的情况下，可以改善它们的匹 配，如果根据本发明的方法的特征在于迭代校准过程的话，该迭代校 准过程包含以下步骤：利用校准电压充电采样器电容器，将采样器电 容器的电荷转移到积分器电容器，将积分器电容器的两端电压与所述 校准电压比较，如果所述比较的结果高于1，将微调(trimming)电 容加到采样器电容，并且当比较结果低于1时，将微调电容加到积分 器电容。应该注意的是，采用微调电容器来改善循环AD转换器中的电 容相等本身可以从美国专利5027116中得知。

一个使乘法因子更准确地等于2的可替换的方法的特征在于，第 三相位组包含以下步骤：在第一和第二存储电容器中存储运算放大器 输出电压，将第一和第二存储电容器与运算放大器的输入串连连接， 并且将积分器电容器连接到运算放大器输出，借此，第一和第二存储 电容器的电压加入到积分器电容器中，随后，在运算放大器倒相输入 和输出之间连接积分器电容器。存储电容器中的其中一个可以连接到 运算放大器输入引线的一个，并且其它存储电容器可以连接到其它输 入引线。可替换的，两个存储电容器可以被串连连接在其中一个输入 引线，优选的是到运算放大器倒相输入的引线。应该注意的是，鉴于 采样器电容器和积分器电容器例如是相对较大的多晶硅或金属电容 器，例如1pF，存储电容器可以是例如0.1pF的小MOS(栅极氧化物： gate-oxide)电容器，其用尽了基本上较少的芯片面积。方便地，采 样器电容可以被用作为其中一个存储电容器，因为，否则采样器电容 器在该相位组期间是空闲的，并且这节省了额外的电容器和一些开 关。

本发明还覆盖了特别地用于执行根据附加权利要求一个或多个的 方法的循环开关电容器AD转换器。

本发明通过参考附图进行描述，这里显示：

图1是根据本发明的循环AD转换器的示意图，

图2a和2b是图1中AD转换器的时钟相位的布局，

图3是图1中AD转换器的改进的时钟相位的布局，

图4是用于根据本发明微调循环AD转换器电容器的过程的时钟相 位的布局，

图5是根据本发明循环AD转换器的第二改进，

图6是图5中改进的时钟相位的布局，

图7是图1中循环AD转换器的全差分实现，

图8是根据本发明的循环AD转换器的第三改进。

图1的循环开关电容器AD转换器包含用于模拟输入信号Vi的输入 端子I，用于位于Vi最小和最大值之间范围一半处的参考电压Vr的输入 端子R，采样器电容器C1，积分器电容器C2，具有运算放大器输出端子 O的运算放大器(opamp)A，以及输入连接到运算放大器输出的比较 器Q。转换器还包含多个开关S0...S8。开关S0跨接电容器2。开关S1和 S2分别将输入端子I和R连接到电容器C1的左侧板极，开关S3和S8分别 将C1的左侧板极接地和连接到运算放大器输出O，开关S4和S5分别将C1 的右侧板极接地和连接到运算放大器A的倒相输入，开关S6和S7分别 将积分器电容器C2的右侧板极接地和连接到运算放大器输出O。运算放 大器的倒相输入被连接到电容器C2的左侧板极，运算放大器的非倒相 输入接地。转换器还包含时钟脉冲控制的脉冲发生器P1，具有时钟脉冲 输入CL，启动(start)脉冲输入St和控制9个开关S0...S8打开和闭合 相位的9个脉冲输出。

图1中转换器的操作将参考图2a-2b进行解释，其显示了在各个不 同时钟相位期间转换器的布局。由(1)和(2)指示的时钟相位一起 形成了用于产生差信号的第一相位组，时钟相位(3)单独构成了用于 产生数字位D的第二相位组，时钟相位(4)和(5)形成了用于差信 号与因子2相乘的第三相位组，时钟相位(6)和(7)(见图2b)形 成了用于被乘的差信号位相关移位的第四相位组。

在时钟相位(7)中产生的信号被用作为用于开始于时钟相位(3) 的下一个循环的输入信号。因此，每个循环由时钟相位(3)到(7) 组成；时钟相位(1)和(2)落在循环之外，并且服务于用于进入第 一循环的差信号的产生。在第一循环实施期间，产生数字输出的最高 有效位，并且在每个进一步的循环期间，产生每个较低有效位。数字 字在转换器的输出以串行形式可获得，并且可以在串并转换器(未示 出)中转换成并行数字字。

(1)在第一时钟相位期间，开关S0，S1和S4被闭合，其它开关打 开。输入电压Vi通过开关S1，S4给采样器电容器C1充电，积分器电容器 2的两端电压通过开关S0复位到零。

(2)在第二相位期间，开关S2，S5和S7被闭合，其它开关打开。 由于通过积分器电容器C2的反馈，运算放大器的倒相输入是在虚拟 地。参考电压Vr被施加给C1的左侧板极，借此将C1的电荷改变 (Vi-Vr)·C1。电荷中的改变被移位到电容器C2，借此产生该电容器的两 端和在运算放大器输出O的电压(Vi-Vr)·C1/C2。

(3)在第三相位期间，开关S3，S4和S7被闭合，其它所有开关打 开。C1的电荷通过S3，S4归零。运算放大器输出未改变。因为该时钟相 位是每个循环的起始，所以运算放大器输出参考图2a中Vn·C1/C2，其 中下标n表示实际实施的循环的数量。因此，在第一个循环期间，第 三相位的运算放大器输出电压是V0＝V1·C1/C2，其中V1＝(Vi-Vr)。该信号 被施加到比较器Q，从而产生第一位D。如果Vi在它的范围的下半部， Vi-Vr为负，并且D＝低。如果Vi在它的范围的上半部，Vi-Vr为正，并 且D＝高。

(4)在第四相位期间，开关S4，S7和S8闭合，所有其它开关打开。 输出电压V0保持不变，V0＝Vn·C1/C2，但是采样器电容器C1有效地连接 到运算放大器输出的两端，并且该电容器得到与电容器C2相同的电 压。

(5)在第五相位期间，开关S3，S5和S7被闭合，所有其它开关打 开。电容器C1连接到地和运算放大器倒相输入的虚拟地之间。因此， 该电容器释放它的电荷。该电荷转移到积分电容器C2。因此，该电容 器的两端电压以及运算放大器输出电压V0基本上加倍，其表示为 V0＝ 2Vn·C1/C2。因子2加下划线用来指示该因子并不是独立于电容比 C1/C2。这是归因于这样一种事实，即，在第四相位期间，施加在C1上 的电压Vn·C1/C2，导致在该电容器上的电荷Vn·C12/C2，并且在第五相位 期间，该电荷被增加到C2中的电荷Vn·C1，以致于最后产生电容器C2的 两端和在运算放大器的输出的电压为Vn·(1+C1/C2)·C1/C2。如在引言中解 释的，因子C1/C2没有影响下一个位的产生，但是在乘法因子中的项 C1/C2对该产生具有负面影响。在实际中，这种误差相对较小，然而， 当要生成的数字字具有10位或更多时，这种误差就高的不能接受。与 图3到5结合，公开了降低或避免乘法因子中误差的方法和装置。

(6)和(7)在第6和7时钟相位期间，闭合的开关取决于在第 三相位期间生成的位D的值。当D是低时，开关S2，S4和S7闭合，所 有其它开关打开。电容器C2的两端电压保持未改变，并且采样器电容 器C1由参考电压Vr充电。当第7相位开始时，开关S2和S4打开，开关S3 和S5闭合。C1的电荷现在移位到C2，借此，C2的两端和运算放大器输出 的电压增加了Vr·C1/C2。很重要的是，电压移位是与电容器比C1/C2成比 例，因此，输出电压V0＝( 2Vn+Vr)·C1/C2保持与这个电容器比成比例。

当在第三时钟相位期间产生的位D是高时，在第六相位期间闭合 的开关是S3，S4和S7。实际上，两个电容器的两端电压相对于在第五 相位期间产生的电压来说未改变，但是，当D是低时，第六相位需要 保持序列与序列同步。在第七相位期间，开关S2，S5和S7闭合，其它 所有开关打开。现在，电容器C1通过电荷Vr·C1加负荷，并且该电荷被 从积分器电容器C2的电荷中减去。这导致了电容器C2的两端和在运算 放大器输出的电压( 2Vn-Vr)·C1/C2。

此后，从第三相位(3)起始，重复该序列用于生成下一个位，借 此，对于D为低，模拟电压Vn+1＝ 2Vn+Vr，对于D为高，Vn+1＝ 2Vn-Vr。

当由于一些原因，在第二相位组期间，必须通过将差信号Vn·C1/C2 与不等于零的比较值相比较生成这些位时，因子C1/C2将干扰位的生 成。这可以通过利用具有图3中显示的三个时钟相位(3a)，(3b) 和(3c)的相位组替换由相位(3)组成的第二相位组来避免。

(3a)在相位(3a)期间，图1中的开关S3，S4和S7闭合，所有 其它开关打开，正如在原始相位(3)中一样。差别在于，在相位(3a) 中，运算放大器输出信号没有在比较器Q中进行比较。电容器C1进行 被放电，电容器C2中的电荷Vn·C1被保留。

(3b)在该相位期间，开关S5，S6和S8闭合，所有其它开关打开。 电容器C2的电荷Vn·C1被转移到C1，结果是，C1的两端电压和运算放大 器输出电压V0等于Vn，也就是，该电压并没有被电容比C1/C2破坏，并 且因此，可以在比较器Q中与任何合适的参考电压Vc进行比较。

(3c)其中开关S3，S5和S7闭合，且其它所有开关打开的相位用 于恢复相位(3a)的情况。电容器C1的电荷被再转移到电容器C2，运 算放大器的输出电压又是Vn·C1/C2。

利用上面参考图1到3公开的方法，位对电容器失配的依赖性相 对于现有技术降低了大约75％，然而，归因于破坏的乘法因子2的剩 余失配依赖性在实际中仍可能太高。图4公开了一种借助于降低采样 器电容器C1和积分器电容器C2之间不等性的微调过程进一步降低失配 问题的方法。例如，该微调过程可以在转换的开始处实施或在转换期 间以规律的间隔实施。

在微调过程的第一相位(T1)期间，图1中的开关S0，S2和S4闭合， 所有其它开关打开。采样器电容器由参考电压Vr进行充电，同时积分 器电容器C2放电。应该注意的是，代替参考电压Vr，可以采用任何其 它合适的常数电压用于微调过程。

在第二相位(T2)期间，图1中的开关S3，S5和S7闭合，其它所有 开关打开。借此，电容器C1的电荷Vr·C1被转移到电容器C2，以致于， 在该电容器的两端和运算放大器输出出现电压Vr·C1/C2。

在第三相位T3期间，该运算放大器输出电压被施加到比较器Q，其 中该电压与参考电压Vr进行比较。比较器交付一位B，当运算放大器输 出电压高于Vr时，也就是，如果C1的电容大于C2的电容，B为高，当C1 的电容低于C2的电容时，B为低。位B被施加到脉冲发生器P3，脉冲发 生器P3产生脉冲L1，H1，K2和K3，以便在微调过程的第四相位(T4) 期间控制图4中显示的相应开关。

在图4中，第四相位的布局显示了两个电容器C1和C2，用于将微 调电容器Cp1与C1并联连接的两个开关L1，将微调电容器Cp1与C2并联连 接的两个开关H1。开关K2被提供来将第二微调电容器Cp2与第一微调电 容器Cp1并联连接，开关K3用于将第三微调电容器Cp3与第二微调电容器 Cp2并联连接。

在操作中，当C1的电容低于C2的电容时，位B为低，这使得脉冲 发生器闭合两个开关L1。微调电容器Cp1与电容器C1并联连接，借此， 使得电容比C1/C2更高。新的微调循环开始，并且如果电容比C1/C2仍太 低，脉冲发生器P3产生用于开关K2的脉冲，以致于，第二微调电容器 也与C1并联连接。又一个新循环开始，如果比C1/C2现在高于1，脉冲 发生器P3不再交付脉冲，微调过程被停止。另一方面，当该比仍低于1， 产生用于开关K3的脉冲，微调电容器Cp3与C1，Cp1和Cp2并联连接。如 果在第一循环期间，比C1/C2高于1，开关H1代替开关L1闭合，相同的 过程增加电容C2。

实际上，微调电容器Cp1，Cp2和Cp3可以具有C1和C2的电容大约1 ％的值。如果有必要，微调范围可以通过增加微调电容器的数量来增 加，并且微调过程的分辨率可以通过减少微调电容器的电容值并且当 然以校准过程中更多的迭代为代价。

另一种降低图1中循环AD转换器中电容器失配对乘法因子的影响 的方法通过参考图5和6进行解释。图5中相应于图1中转换器元件 的元件已经被给予相同的附图标记。图5的循环AD转换器附加地具有 五个开关S9到S13和存储电容器C3。开关S9和S10将积分器电容器C2的左 侧板极分别连接到运算放大器的倒相输入和地。存储电容器C3具有一 个接地板极，另一个板极通过开关S11和S12分别连接到运算放大器的输 出和非倒相输入。此外，开关S13被连接到该非倒相输入和地之间。脉 冲发生器P2具有用于控制开关S0到S13中的每一个的输出。

具有时钟相位(1)和(2)的第一相位组，具有时钟相位(3)或 (3a)，3(b)，3(c)的第二相位组以及具有时钟相位(6)和(7) 的第四相位组是与之前参考图1，2a-2b和3描述并显示的相位组是相 同的。仅执行与因子2相乘的第四相位组被替换成了图6中显示的时 钟相位(4a)，(5a)和(5b)。该操作如下：

(4a)在该时钟相位期间，开关S4，S7，S8，S9，S11和S13闭合， 其它开关打开。运算放大器输出电压V0＝Vn·C1/C2未改变，并且施加到 两个电容器C1和C3上。

(5a)在时钟相位(5a)期间，开关S5，S7，S8，S10和S12闭合， 所有其它开关打开。存储电容器C3被连接到运算放大器非倒相输入， 并且随后提高运算放大器所有电压Vn·C1/C2。此外，现在连接到运算放 大器倒相输入和输出之间的电容器C1提高运算放大器输出电压另一个 Vn·C1/C2，以致于，运算放大器输出电压现在加倍到2Vn·C1/C2。该电压 被施加到电容器C2。在图1的装置中被电容比C1/C2破坏的乘法因子2 在图5的装置中并未被破坏。

(5b)在时钟相位(5b)期间，开关S3，S4，S7，S9和S13闭合， 所以其它开关打开。电容器C1被放电，具有多倍电压2Vn·C1/C2的电容器 C2被转换回在运算放大器的倒相输入和输出之间它的正常位置。

应该注意的是，存储电容器C3可以具有比电容器C1和C2小得多的 电容，因为C3不必将电荷交付到另一个电容器，而是仅必须提高运算 放大器输入的电压。对于图6中的电容器C1，也可以采用一个小存储 电容器，但是这意味着需要更多的开关。

上面显示并描述的装置可以扩展成一个全差分结构。图7显示了 它的一个实例，其显示了图1装置的差分结构。运算放大器A’是具有 两个端子(差分)输出的差分放大器。该装置包含两个采样器电容器 C1和C′1，以及两个积分器电容器C2和C′2，同时开关S0...S8中的每一个 还具有它们各自的差分对应物(counterpart)S′0...S′8。共模电压Vc通 常大约等于电源电压的一半，从而具有最佳的电压摆动。输入由中心 大约在Vc的差分输入信号Vip和Vin组成，并且参考信号由中心大约在Vc 的差分参考信号Vrp和Vrn组成。

图5的其中存储电容器C3连接到运算放大器非倒相输入的装置不 可以扩展成全差分结构，因为运算放大器的非倒相输入对于与2相乘 是不可用的。这个问题可以通过改进图5的装置来解决，以致于存储 电容器C3，并不连接到运算放大器的非倒相输入，而是串联连接到运 算放大器输出和运算放大器倒相输入之间的电容器C1的适当极性。这 留下了非倒相输入自由地用于差分操作。图5的改进显示在图8中， 其中与图5中相应的元件具有相同的附图标记。

除了图6中显示的时钟相位拓扑(5a)由图8中显示的时钟相位 布局(5c)替换之外，该装置的时钟相位布局与图5装置中的相同。 图3的时钟相位布局没有在图8的装置中实现。因此，图8的时钟相 位布局是(1)，(2)，(3)，(4a)，(5c)，(5b)，(6)，(7)， 在时钟相位期间，图8中关闭的开关是：

(1)S1，S4，S9(S14，S16)

(2)S2，S5，S14，S15，S9

(3)S3，S4，S9(S14，S16)

(4a)S4，S8，S16，S17，S9

(5c)S15，S5，S8，S10

(5b)S3，S4，S9(S14，S16)

            D低                    D高

(6)S2，S4，S9(S14，S16)    S3，S4，S9(S14，S16)

(7)S3，S5，S14，S15，S9    S2，S5，S14，S15，S9

括号中的开关可以可选地在参考时钟相位期间关闭。

总之，本发明涉及一种利用采样器电容和积分器电容循环地AD转 换模拟信号的方法和装置，包含以下步骤，从模拟信号和参考信号产 生与所述电容比相乘的差信号，从所述差信号导出一个数字位，加倍 与所述比相乘的差信号，由与所述比相乘的参考信号移位所述加倍的 信号，以及对于下一个循环，采用移位的信号作为与所述比相乘的差 信号。