近年来，已开发了以下设备作为下一代半导体存储器设备；铁电 随机访问存储器(FeRAM)、磁性随机访问存储器(MRAM)、相变随机 访问存储器(PRAM)、电阻随机访问存储器(RRAM)、弗辛斯基电效 应统一存储器(OUM)等等。RRAM和OUM是利用二极管特性的半导体 存储器设备。作为被用于RRAM或OUM中的二极管类型，使用了在诸 如硅质基底的半导体基底上形成的pn二极管(参照日本专利翻译公开 说明书No.2006-505939(26页，图1)，以及国际公开W02003/028124)。
在日本专利翻译公开说明书2006-505939中描述的二极管中，二 极管的操作需要施加相当于pn二极管的正向导通电压(Vf)，例如，不 小于0.7V的电压。因此，存在着在利用二极管特性的半导体存储器设 备中很难以不大于Vf的低电压执行操作的问题。此外，硅pn二极管需 要以基本不小于750℃的温度的热处理以便激活P层或N层。因此，存 在另一个问题，对于制造商来说很难以相对较低的温度制造利用二极 管特性的半导体存储器设备。

根据本发明的一个方面，提供了半导体存储器设备，包括：
按矩阵排列的第一和第二连线(wiring)；以及
存储器单元，其被提供于所述第一和第二连线的交点处，并且包 含在所述第一和第二连线之间以级联布置方式彼此连接的电阻变化元 件和离子导体元件。
根据本发明的另一个方面，提供了半导体存储器设备，包括：
按矩阵排列的位线和字线；以及
存储器单元，其于所述位线之一和所述字线之一的交点处被提 供，并且包含在所述位线以及与所述字线之间以级联布置方式彼此相 互连接的电阻变化元件和离子导体元件，其中所述离子导体元件由第 一电极薄膜、离子导体薄膜和第二电极薄膜以叠加方式形成，以及所 述电阻变化元件由第二电极薄膜、电阻变化薄膜和第三电极薄膜以叠 加方式形成。
根据本发明的另一个方面，提供了半导体存储器设备，包括：
按矩阵排列的位线和字线；以及
存储器单元，其于所述位线之一和所述字线之一的交点处被提 供，并且包含在所述位线以及与所述字线之间以级联布置方式彼此相 互连接的电阻变化元件和离子导体元件，其中所述离子导体元件由第 一电极薄膜、离子导体薄膜和第二电极薄膜以叠加方式形成，以及所 述电阻变化元件由第二电极薄膜、相变薄膜和第三电极薄膜以叠加方 式形成。
根据本发明的另一个方面，提供了控制包括第一和第二存储器单 元的半导体存储器设备的方法，所述第一和第二存储器单元每个都具 有在位线和字线之间以级联布置方式彼此相互连接的电阻变化元件和 离子导体元件，所述方法包括步骤：
通过将位线设置成断开电压以及将字线设置成地电位，使第一和 第二存储器单元处于初始化状态；
通过将每个所述位线和字线设置成等待电压(standby voltage)， 使第一和第二存储器单元处于等待状态；
通过将第二存储器单元的位线设置成置位电压、复位电压和读出 电压之一，以及通过将第二存储器单元的字线设置成地电位，使第二 存储器单元处于断开状态；
将第一存储器单元设置成处于具有流过第一存储器单元的离子 导体元件的电流的置位状态，通过将第一存储器单元的字线设置成置 位电压以及通过将第一存储器单元的位线设置成地电位，使所述电流 流动；
将第一存储器单元设置成处于具有流过第一存储器单元的离子 导体元件的电流的复位状态，通过将第一存储器单元的字线设置成复 位电压以及通过将第一存储器单元的位线设置成地电位，使所述电流 流动；
读出存储在具有流过第一存储器单元的离子导体元件的电流的 第一存储器单元的电阻变化元件中的信息，通过将第一存储器单元的 字线设置成读出电压以及通过将第一存储器单元的位线设置成地电 位，使所述电流流动；以及
在第一存储器单元的操作结束之后，将第一存储器单元的位线设 置成断开电压，以及将第一存储器单元的字线设置成地电位。

图1是根据本发明的第一实施例示出存储器单元的电路图。
图2是根据本发明的第一实施例示出存储器单元的横断面视图。
图3是根据本发明的第一实施例示出离子导体元件的电流电压特 性的图例。
图4是根据本发明的第一实施例示出存储器单元的操作的图例。
图5是根据本发明的第一实施例示出存储器单元的操作的另一个 图例。
图6是根据本发明的第一实施例为描述相变元件的设置和重置操 作所提供的图例。
图7是根据本发明的第二实施例示出存储器单元的横断面视图。
图8是根据本发明的第三实施例示出存储器单元的横断面视图。

此后，参照附图对本发明的实施例进行详细说明。
(第一实施例)
首先，参照附图，根据本发明的第一实施例将描述半导体存储器 设备以及控制该半导体存储器设备的方法。图1是示出存储器单元的电 路图。图2是存储器单元的横断面视图。图3是示出离子导体元件的电 流电压特性的图例。在该实施例中，存储器单元由离子导体元件和相 变元件构成。
如图1所示，作为第一连线的位线BL和作为第二连线的字线WL 被按矩阵方式排列在存储器单元40中。充当二极管的离子导体元件和 相变元件(是一电阻元件)以级联布置方式连接在位线BL和字线WL 之间的一部分，在该部分每一位线BL与字线WL彼此相交。
所述相变元件的一端被连接到位线BL，而相变元件的另一端被 连接到充当二极管的离子导体元件的阴极。充当二极管的离子导体元 件的阳极被连接到字线WL。例如，相变元件SR1a和离子导体元件ID1a 被连接在位线BL1和字线WL1之间；相变元件SR1b和离子导体元件 ID1b被连接在位线BL1和字线WL2之间；相变元件SR2a和离子导体元 件ID2a被连接在位线BL2和字线WL1之间；相变元件SR2b和离子导体 元件ID2a被连接在位线BL2和字线WL2之间；各自以级联布置方式被 连接。
如图2所示，存储器单元40包括电极薄膜5、电极薄膜6、离子导 体薄膜7、电极薄膜8、相变薄膜9和电极薄膜10，其以层叠方式形成， 夹在作为字线WL的连线层3与作为位线BL的连线层11之间。连线层3 被提供于半导体基底1之上，并且其间插入绝缘薄膜2。此外，存储器 单元之间形成隔层绝缘膜4。这里，作为字线WL1的连线层3之上提供 了离子导体元件ID1a。离子导体元件ID1a由充当下电极薄膜的电极薄 膜6、离子导体薄膜7、充当上电极薄膜的电极薄膜8以叠加方式形成。 此外，相变元件SR1a被提供于存储器单元40中，该元件由在这种情况 下充当下电极薄膜的电极薄膜8、相变薄膜9、以及充当上电极薄膜的 电极薄膜10以叠加方式形成。离子导体元件ID1b被提供于作为字线 WL2的不同连线层3之上，该元件由充当下电极薄膜的不同的电极薄 膜6、不同的离子导体薄膜7、以及充当上电极薄膜的不同的电极薄膜8 以叠加方式形成。此外，相变元件SR1b被提供于存储器单元40中，该 元件由在这种情况下充当下电极薄膜的不同的电极8、不同的相变薄膜 9、以及充当上电极薄膜的不同的电极薄膜10以叠加方式形成。
此处，硫化银(Ag2S)/银(Ag)被用作离子导体薄膜7/电极薄 膜6(其部分地构成离子导体元件)的材料。然而，可以使用硫化金属 /金属，例如硫化铜/铜、硫化铬/铬、硫化钛/钛、或硫化钨/钨。此类硫 化金属被称作离子导电固体电解液。
在该实施例中，GeSbTe硫族化物(GST)被用作相变薄膜9的相变 元件的材料作为电阻变化元件。然而，可以使用AsSbTe或SeSbTe，或 在这些之一中加进氧、氮或硅的混合物。此外，例如这里分别使用作 为电极薄膜5、电极薄膜8和电极薄膜10的材料的钽(Ta)、铂(Pt) 和氮化钛(TiN)。
如图3中所示，在施加低电压时，离子导体元件以下列方式工作。 当施加在上电极薄膜与下电极薄膜之间的电压被设置成相对较低的负 电压，例如-0.1V时，电流流过离子导体元件。此时，电极薄膜6的银 离子开始移动，然后，银(Ag)被沉淀在充当上电极的电极薄膜8和离 子导体薄膜7的界面上。当电压从相对较低的负电压变化到相对较低 正电压例如直到+0.2V时，电流基本线性地流过离子导体元件(负电 流流过负侧，而正电流流过正侧)。利用相对较高正电压，例如0.2V， 流过离子导体元件的电流饱和。沉淀在充当上电极的电极薄膜8与离子 导体薄膜7之间的界面上的银(Ag)也饱和。
接着，当施加在上电极薄膜与下电极薄膜之间的电压被设置成相 对较高的正电压，例如+0.3V时，电流不流过离子导体元件(沉淀在 充当上电极的电极薄膜8与离子导体薄膜7之间的界面上的银(Ag)移 动到电极薄膜6)。当电压从相对较低的正电压变化到相对较低的负电 压时，电流也不流过离子导体元件。当施加在上电极薄膜与下电极薄 膜之间的电压被设置成-0.1V时，电流再次开始流过离子导体元件。
如上面所描述的，离子导体元件无需正向导通电压(Vf)(例如， 不同于硅pn二极管)就可执行二极管操作。具体地，当相对较低的负 电压被施加到充当上电极的电极薄膜8上时，电流流动(正向)。此时 电阻值非常小，例如基本为50Ω等，甚至在电极薄膜和离子导体薄膜 的面积为例如50nmφ的情况下。当相对较低的正电压被施加到充当上 电极的电极薄膜8上时，电流不流动(反方向)。
已描述了低电压时的工作。然而，当相对较高的负电压例如-2v 被施加到充当上电极的电极薄膜8时，相对较大的电流流动。此外， 当相对较高的正电压例如+2v被施加到充当上电极的电极薄膜8时， 电流不流动。顺便提及，应注意到电极薄膜8可被省略。在这种情况 下，从离子导体薄膜沉淀的金属充当相变薄膜9的下电极薄膜。
接下来参照图4到6将描述存储器单元的工作。图4是示出存储器 单元的工作的图例。图5是示出存储器单元的工作的另一个图例。图6 是描述相变元件的设置和复位操作的图例。
如图4中所示，在初始化时的存储器单元中，位线BL1和BL2被设 置成断开电压(Voff)，而字线W1和W2被设置成作为地电位的低电 压端供电电压(Vss)。当Vss＜Voff时，在银(Ag)被沉淀在充当上电 极的电极薄膜8与离子导体薄膜7之间的界面上的情况下，沉淀的银(Ag) 移动到充当下电极的电极薄膜6上。在不沉淀银(Ag)的情况下，没有变 化。
如图5中所示，在等待时的存储器单元中，位线BL1和BL2以及字 线W1和W2被设置成比低电压端供电电压Vss高的等待电压Vstby。
接下来，在第一工作状态时的存储器单元中，未连接到预定存储 器单元(这里，连接到位线BL2和字线WL2的存储器单元)的位线被 设置成高电压Vh，而字线被设置成低电压端供电电压(地电位)Vss。 该高电压Vh可被设定成置位电压Vset、复位电压Vreset和读出电压 Vread中的任何一个。应注意到，对连接到工作的存储器单元的位线 和字线设定的电压设置直到第三个工作状态才变化。
随后，在第二工作状态时的存储器单元中，位线BL2和字线WL2 分别被设置成低电压端供电电压Vss和高电压Vh。从而，电流流过离 子导体元件ID2b，然后存储器单元变成ON状态。这里，当高电压Vh 被设置成置位电压Vset时，存储器单元变成置位状态。当高电压Vh被 设置成复位电压Vreset时，存储器单元变成复位状态。此外，当高电 压Vh被设置成置位电压Vread时，可读取存储器单元中的信息。复位 电压Vreset、置位电压Vset和读出电压Vread的关系，以及低电压端供 电电压Vss、等待电压Vstby和读出电压Vread的关系被设定如下：
Vreset≥Vset≥Vread
Vss＜Vstby＜Vread
在作为存储器元件的相变元件SR2b从低电阻″1″的状态的多晶 状态变化到高电阻″0″的状态的非晶态的情况下(复位工作)，复位 脉冲信号在t1期间(例如小于1ns)被施加到相变元件SR2b上。然后， 通过使相对大的电流(复位电流)流过相变元件SR2b，相变元件SR2b 的温度被增加到等于或大于熔点(Tm)，使得相变元件SR2b被迅速 冷却。
另一方面，在相变元件SR2b从高电阻″0″的状态的非晶态变化到 低电阻″1″的状态的多晶态的情况下(置位工作状态)，在不小于例 如10ns的t2期间，复位脉冲信号被施加到相变元件SR2b。然后，通过 使相对小的的电流(置位电流)流过相变元件SR2b，相变元件SR2b 的温度在一个预定时间段被保持不高于熔点并且不低于结晶温度 (Tc)。
在离子导体元件ID2b为″ON″的状态中，存储器单元上的信息(相 变元件SR2b是否为″1″或″0″的信息)可通过将字线WL2设置成读出 电压Vread而获得。
然后，在第三工作状态时的存储器单元中，位线BL2和字线WL2 被分别设置成断开电压Voff和低电压端供电电压Vss。因此，在银(Ag) 被沉淀在充当离子导体元件的上电极的的电极薄膜8与离子导体薄膜7 之间的界面上的情况下，沉淀的银(Ag)移动到充当下电极的电极薄膜6 上。第三工作状态被置位后，存储器单元回到等待状态。
此处，通过将第三工作状态设置给存储器单元，允许离子导体元 件返回到″OFF″状态。因此，在访问下一位的情况下，可减少泄漏电 流，并且存储器单元可因此变成低电流消耗类型。
如上所述，在半导体存储器设备以及根据本实施例控制该半导体 存储器设备的方法中，提供了存储器单元40，其中作为电阻变化元件 的相变元件与充当二极管的离子导体元件在位线BL与字线WL之间， 以级联布置方式提供。离子导体元件由充当下电极的电极薄膜6、离子 导体薄膜7和充当上电极的电极薄膜8构成。相变元件由充当下电极的 电极薄膜8、相变薄膜9和充当上电极的电极薄膜10构成。当通过将比 硅pn二极管的导通电压(Vf)低的电压(例如-0.1V)施加到充当上 电极的电极薄膜8，当电流流过离子导体元件时，离子导体元件变成 ″ON″状态(此时电阻值非常小)。同时，通过将正电压施加到充当 上电极的电极薄膜8，当不使电流流过离子导体元件时，离子导体元件 变成″OFF″状态。相变元件的电阻为高的状态″0″可通过使离子导体 元件变成″ON″状态，然后通过将作为复位脉冲信号的复位电压Vreset 施加到字线WL来设置。相变元件的电阻为低的状态″1″可通过使离子 导体元件变成″ON″状态，然后通过将作为置位脉冲信号的置位电压 Vset施加到字线WL来设置。
因此，与利用二极管特性的常规半导体存储器设备相比，根据本 实施例的半导体存储器设备可工作于低电压。此外，由于根据本实施 例的半导体存储器设备不使用硅pn二极管，所以不再需要用于激活P 层或N层的基本不小于750℃的热处理。因此，可以以相对较低的温度 制造利用二极管特性的半导体存储器设备。
应注意到，虽然在本实施例中硫化银(Ag2S)被用作离子导体薄膜 7的材料，但是下列的任何一种也可以被用作离子导体薄膜7的材料： 离子导电固体电解液，例如碘化银；稳定二氧化锆；3d或4d过渡金属 硫族化物(即S、Se或Te)或卤化物(F、Cl、Br、I)；或不相似的金属 元素(Na、Ag、Cu)被添加到的3d或4d过渡金属氧化物(即WO3、TiO2 或SrTiO2)。
此外，导电性互不相同，并且其中两者都包含相同可动离子的两 种离子导体薄膜的组合可被用来代替离子导体薄膜7/电极薄膜6的组 合。在这种情况下，碘化亚铜(CuI)薄膜可被用来代替离子导体薄膜 7，而铜(II)硫化物(CuS)薄膜可被用来代替电极薄膜6。当用这种 方法实行时，沉淀在CuI薄膜与处于″ON″状态的CuS薄膜之间的界面 上的铜迅速扩散到处于″OFF″状态的CuS薄膜中。因此，如果使用铜 膜作为电极薄膜6，其可降低导致离子导体元件的短路的铜的枝状结晶 (Dendrite)生长。
(第二实施例)
接下来，参照附图，根据本发明的第二实施例将描述半导体存储 器设备。图7是存储器单元的横断面视图。在该实施例中，存储器单元 由离子导体元件和电阻变化元件构成。
如图7中所示，存储器单元40a包括电极薄膜21、离子导体薄膜 22、电极薄膜23、过渡金属氧化物薄膜24与电极薄膜25，以叠加方 式夹在作为字线WL的连线层3与作为位线BL的连线层11之间。连 线层3和11被提供于半导体基底1之上，并且其间插入绝缘薄膜2。 此外，存储器单元之间形成隔层绝缘膜4。此处，离子导体元件被提 供于连线层3之上。离子导体元件由充当下电极薄膜的电极薄膜21、 离子导体薄膜22和充当上电极薄膜的电极薄膜23以叠加方式形成。 此外，电阻变化元件被提供于存储器单元40中，该元件由在这种情况 下充当下电极薄膜的电极薄膜23、作为电阻变化薄膜的过渡金属氧化 物薄膜24、以及充当上电极薄膜的电极薄膜25以叠加方式形成。
此处，硫化铜(Cu2S)/铜(Cu)被用作离子导体薄膜22/电极薄膜21 的材料，其构成离子导体元件。此外，氧化镍(NiO二元过渡金属氧化 物薄膜)被用作充当电阻变化薄膜的过渡金属氧化物薄膜24的材料。然 而，可以使用诸如氧化铌、一氧化铜、氧化铪或氧化锆的二元过渡金 属氧化物。此外，可以使用这些的层叠结构薄膜。
此处、氮化钛铝(TiAlN)被用作例如电极薄膜23和25的材料。 然而，可以使用氮化钛硅、氮化钽铝、氮化钽硅等等。
当过渡金属氧化物薄膜24的电阻值为低的状态(作为″ON″的 ″1″)被转变成过渡金属氧化物薄膜24的电阻值为高的状态(作为 ″OFF″的″0″)时，复位脉冲电压被施加到充当存储器元件的电阻变 化元件。此外，当过渡金属氧化物薄膜24的电阻值为高的状态(作为 ″OFF″的″0″)被转变成过渡金属氧化物薄膜24的电阻值为低的状态 (作为″ON″的″1″)时，置位脉冲电压被施加到电阻变化元件。
如上所述，在根据本实施例的半导体存储器设备中，提供了存储 器单元40a，其中电阻变化元件与充当二极管的离子导体元件在位线 BL与字线WL之间，以级联布置方式提供。离子导体元件由充当下电 极的电极薄膜21、离子导体薄膜22和充当上电极的电极薄膜23构成。 电阻变化元件由充当下电极的电极薄膜23、充当电阻变化薄膜的过渡 金属氧化物薄膜24和充当上电极的电极薄膜25构成。当通过将比硅pn 二极管的导通电压(Vf)低的电压(例如-0.1V)施加到充当上电极 的电极薄膜23，使电流流过离子导体元件时，离子导体元件变成″ON″ 状态(此时电阻值非常小)。当通过将正电压施加到充当上电极的电 极薄膜23，不使电流流过离子导体元件时，离子导体元件变成″OFF″ 状态。电阻变化元件的电阻为高的状态″0″可通过使离子导体元件变 成″ON″状态，然后通过将复位电压Vreset施加到字线WL来设置。电 阻变化元件的电阻为低的状态″1″可通过使离子导体元件变成″ON″ 状态，然后通过将置位电压Vset施加到字线WL来设置。
因此，与利用二极管特性的常规半导体存储器设备相比，根据本 实施例的半导体存储器设备可工作于低电压。此外，由于根据本实施 例的半导体存储器设备不使用硅pn二极管，所以不再需要用于激活P 层或N层的基本不小于750℃的热处理。因此，可以以相对较低的温度 制造利用二极管特性的半导体存储器设备。
在该实施例中，二元过渡金属氧化物薄膜24被用作电阻变化元件 的电阻变化薄膜。然而，可以使用其中掺杂过渡金属的钙钛-类型氧化 物。此外，可以省略电极薄膜23。在这种情况下，从离子导体薄膜沉 淀的金属充当电阻变化薄膜24的下电极。
(第三实施例)
接下来，参照附图，根据本发明的第三实施例将描述半导体存储 器设备。图8是存储器单元的横断面视图。在该实施例中，存储器单元 的结构被改变。
此后，相同参考标记用来表示与第一实施例中的那些相同的元 件，省略元件的描述，将仅描述不同的元件。
如图8中所示，存储器单元40b由以叠加方式夹在作为字线WL的 连线层3与相变薄膜9之间的电极薄膜21、离子导体薄膜7和电极薄膜8 形成。连线层3被提供于半导体基底1之上，具有插入其间的绝缘薄膜2。 此外，离子导体元件之间形成隔层绝缘膜4。此外，在相变薄膜9之上 形成电极薄膜10与作为位线BL1的连线层11。
此处，在作为字线WL1的连线层3上提供由充当下电极薄膜的电 极薄膜21、离子导体薄膜7与充当上电极的电极薄膜8以叠加方式形成 的第一离子导体元件。在作为字线WL2的不同的连线层3上提供由充 当下电极薄膜的不同的电极薄膜21、不同的离子导体薄膜7、以及充当 上电极的不同的电极薄膜8以叠加方式形成的第二离子导体元件。此 外，在存储器单元40b中提供了由每个充当下电极薄膜的电极薄膜8、 相变薄膜9以及充当上电极的电极薄膜10以叠加方式形成的相变元件。 应注意到，电极薄膜8可被省略。在这种情况下，从离子导体薄膜沉淀 的金属充当相变薄膜9的下电极。
如上所述，在根据本实施例的半导体存储器设备中，提供了存储 器单元40b，其中充当电阻变化元件的相变元件与充当二极管的离子导 体元件在位线BL与字线WL之间以级联布置方式被连接。每一离子导 体元件由充当下电极的电极薄膜21、离子导体薄膜7和充当上电极的电 极薄膜8构成。相变元件由每个充当下电极的电极薄膜8、相变薄膜9 和充当上电极的电极薄膜10构成。当通过将比硅pn二极管的导通电压 (Vf)低的电压(例如-0.1V)施加到充当上电极的电极薄膜8，使电 流流过离子导体元件时，每一离子导体元件变成″ON″状态(此时电 阻值非常小)。当通过将正电压施加到充当上电极的电极薄膜8，不使 电流流过离子导体元件时，每一离子导体元件变成″OFF″状态。相变 元件的电阻为高的状态″0″可通过使离子导体元件变成″ON″状态，然 后通过将作为复位脉冲信号的复位电压Vreset施加到字线WL来设置。 相变元件的电阻为低的状态″1″可通过使离子导体元件变成″ON″状 态，然后通过将作为置位脉冲信号的置位电压Vset施加到字线WL来设 置。
因此，与利用二极管特性的常规半导体存储器设备相比，根据本 实施例的半导体存储器设备可工作于低电压。此外，由于根据本实施 例的半导体存储器设备不使用硅pn二极管，所以不再需要用于激活P 层或N层的基本不小于750℃的热处理。因此，可以以相对较低的温度 制造利用二极管特性的半导体存储器设备。
本发明不被限制在上述实施例。在不偏离本发明的构思和范围的 前提下，可以进行各种修改。
例如，虽然在本实施例中，电阻变化元件和离子导体元件这些线 之间沿着从位线到字线的方向，以级联布置方式按照这样的顺序被连 接，但是电阻变化元件和离子导体元件的连接顺序可被改变。换言之， 以级联布置方式按照这样的顺序连接所述离子导体元件和电阻元件。
本领域的技术人员会很容易地想到其它优点和修改。因此，本发 明的范围不被限制在这里示出和描述的细节和典型实施例。因此，在 不偏离如所附权利要求书及其等同描述定义的等同描述一般发明概念 的构思或范围的前提下，可以进行各种修改。
对相关专利申请的交叉引用
本申请基于2006年9月27日提交的在先日本专利申请 2006-263308，并且根据该专利申请要求优先权；这里参考引用了该专 利申请的全部内容。