像素阵列基板专利检索-像素宏模块多媒体工具与应用专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

像素阵列基板

阅读：691发布：2021-03-01

IPRDB可以提供像素阵列基板专利检索，专利查询，专利分析的服务。并且本发明公开一种像素阵列基板，其包括一基板、多条扫描线、一第一绝缘层、多条数据线、多条共用电极线、多个像素结构、一第二绝缘层以及一共用电极。扫描线配置在基板上由第一绝缘层覆盖。数据线与共用电极线配置于第一绝缘层上且两者交替配置，共用电极线与扫描线相交而定义出多个重叠区域。各像素结构包括一主动元件以及一像素电极。第二绝缘层覆盖数据线、共用电极线以及主动元件且具有多个位于重叠区域上的接触开口。共用电极通过接触开口电连接于共用电极线，且与像素电极的面积重叠。，下面是像素阵列基板专利的具体信息内容。

权利要求

1.一种像素阵列基板，包括：

基板；

多条扫描线，配置于该基板上；

第一绝缘层，覆盖该些扫描线；

多条数据线，配置于该第一绝缘层上并且与该些扫描线相交；

多条共用电极线，配置于该第一绝缘层上，该些共用电极线与该些数据线交替配置，其中该些共用电极线与该些扫描线相交而定义出多个重叠区域；

多个像素结构，排列成阵列，各该像素结构包括主动元件以及连接于该主动元件的像素电极，该主动元件由对应的一条扫描线驱动并连接于对应的一条数据线；

第二绝缘层，覆盖该些数据线、该些共用电极线以及该些主动元件，该第二绝缘层具有多个接触开口，位于该些重叠区域上；以及共用电极，通过该些接触开口电连接于该些共用电极线，且与该些像素电极的面积重叠。

2.如权利要求1所述的像素阵列基板，其中该共用电极具有多个狭缝，该些狭缝对应于该些像素电极的面积中。

3.如权利要求2所述的像素阵列基板，其中该些像素电极位于该第一绝缘层与该第二绝缘层之间。

4.如权利要求1所述的像素阵列基板，还包括第三绝缘层，覆盖该共用电极，该些像素电极位于该第三绝缘层上方，多个贯穿开口位于该第三绝缘层与该第二绝缘层中以使该些像素电极通过该些贯穿开口电连接于该些主动元件。

5.如权利要求4所述的像素阵列基板，其中该些像素电极具有多个狭缝。

6.如权利要求1所述的像素阵列基板，其中该共用电极还具有多个开口图案，且该些开口图案至少暴露出该些主动元件。

7.如权利要求6所述的像素阵列基板，其中各该开口图案实质上位于相邻两条共用电极线之间而横跨于其中一条数据线。

8.如权利要求1所述的像素阵列基板，其中同一条数据线连接于两相邻栏的该些像素结构。

9.如权利要求1所述的像素阵列基板，其中同一列中相邻两个像素结构连接于不同的扫描线。

10.如权利要求1所述的像素阵列基板，其中相邻两列像素结构之间设置有两条扫描线。

11.如权利要求10所述的像素阵列基板，其中该两条扫描线与其中一条相交的共用电极线围出该多个重叠区域的至少其中之一。

12.如权利要求11所述的像素阵列基板，其中至少其中一个接触开口包括同时重叠于该两条扫描线其中一条与该共用电极线交错的一第一部分以及位于该两条扫描线之间的一第二部分。

13.如权利要求10所述的像素阵列基板，其中该些接触开口的位置在该两条扫描线之间。

14.如权利要求1所述的像素阵列基板，其中各该像素电极与该共用电极包含一透明电极，而各该共用电极线包括一金属线。

说明书全文

像素阵列基板

技术领域

[0001] 本发明涉及一种像素阵列基板，且特别是涉及一种用于边际场切换式(Fringe Field Switching,FFS)液晶显示面板的像素结构阵列基板。

背景技术

[0002] 近年来随着光电技术与半导体制造技术的成熟，带动了平面显示器(FlatPanel Display)的蓬勃发展。液晶显示器基于其低电压操作、无辐射线散射、重量轻以及体积小等优点更逐渐取代传统的阴极射线管显示器，而成为近年来显示器产品的主流。然而，液晶显示器仍存在视角受限的问题。目前，能够达成广视角要求的技术包括了扭转向列型(twisted nematic,TN)液晶加上广视角膜(wide viewing film)、共平面切换式(in-plane switching,IPS)液晶显示器、边际场切换式(Fringe Field Switching,FFS)液晶显示器等。

[0003] 在现有的边缘电场切换型液晶显示器里，像素阵列基板中的每一个像素结构里与像素电极相应的共用电极是采用透明导电材料制作。共用电极一般来说仅需连接至相同的一共用电位，所以位于整个像素阵列基板上的共用电极是连接为一体的。此时，为了避免共用电极与其他元件之间的电连接，大面积的共用电极上设置有对应于其他元件所在位置的开口。这样大面积而具有多个开口的透明导电材料具有较高的电阻值，而高电阻对显示信号的传递会有不良的影响，进而造成显示器所呈现的显示画面品质不佳。因此，边缘电场切换型液晶显示器的像素阵列基板设计仍具有改善的空间。

发明内容

[0004] 本发明的目的在于提供一种像素阵列基板，具有良好的开口率且用于边际场切换式显示器中可提供良好的显示画面。

[0005] 为达上述目的，本发明提出一种像素阵列基板，其包括一基板、多条扫描线、一第一绝缘层、多条数据线、多条共用电极线、多个像素结构、一第二绝缘层以及一共用电极。前述的多条扫描线配置于基板上，而第一绝缘层覆盖这些扫描线。多条数据线配置于第一绝缘层上并且与这些扫描线相交。多条共用电极线配置于第一绝缘层上，且这些共用电极线与数据线交替配置。其中，共用电极线与扫描线相交而定义出多个重叠区域。其中，多个像素结构排列成阵列，且各像素结构包括一主动元件以及连接于主动元件的一像素电极。主动元件由对应的一条扫描线驱动并连接于对应的一条数据线。第二绝缘层覆盖数据线、共用电极线以及主动元件，第二绝缘层具有多个接触开口，位于重叠区域上。共用电极通过接触开口电连接于共用电极线，且与像素电极的面积重叠。

[0006] 在本发明的一实施例中，上述的共用电极更具有多个狭缝，这些狭缝对应于前述的像素电极的面积中。

[0007] 在本发明的一实施例中，上述的像素电极位于第一绝缘层与第二绝缘层之间。

[0008] 在本发明的一实施例中，上述的像素阵列基板更包括一第三绝缘层，覆盖前述的共用电极。像素电极位于第三绝缘层上方，多个贯穿开口位于第三绝缘层与第二绝缘层中以使前述的像素电极通过这些贯穿开口电连接于前述的主动元件。

[0009] 在本发明的一实施例中，上述的像素电极具有多个狭缝。

[0010] 在本发明的一实施例中，上述的共用电极更具有多个开口图案，且这些开口图案至少暴露出前述的主动元件。

[0011] 在本发明的一实施例中，上述的各开口图案实质上位于相邻两条共用电极线之间而横跨于其中一条数据线。

[0012] 在本发明的一实施例中，同一条数据线连接于两相邻栏的像素结构。

[0013] 在本发明的一实施例中，同一列中相邻两个像素结构连接于不同的扫描线。

[0014] 在本发明的一实施例中，相邻两列像素结构之间设置有两条扫描线。

[0015] 在本发明的一实施例中，两条扫描线与其中一条相交的共用电极线围出至少其中一重叠区域。

[0016] 在本发明的一实施例中，其中至少其中一个接触开口包括同时重叠于两条扫描线其中一条与共用电极线交错的一第一部分以及位于两条扫描线之间的一第二部分。

[0017] 在本发明的一实施例中，上述的接触开口的位置在两条扫描线之间。

[0018] 在本发明的一实施例中，其中各像素电极与共用电极包含一透明电极，而各共用电极线包括一金属线。

[0019] 基于上述，在本发明的像素阵列基板中，共用电极线与扫描线相交而定义出多个重叠区域。其中，多个接触开口位于这些重叠区域内，且共用电极通过接触开口电连接于共用电极线，这种电连接方式可以降低共用电极的电阻，并且由于接触开口的位置位于重叠区域内，可以降低接触开口的面积对像素阵列基板的开口率(aperture ratio)的影响。

[0020] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

[0021] 图1是本发明的第一实施例的一种像素阵列基板的局部上视示意图；

[0022] 图2是图1的像素阵列基板沿A-A’线段的局部剖面示意图；

[0023] 图3是接触开口位于两条紧邻的扫描线之间的局部上视示意图；

[0024] 图4是接触开口的一部分位于两条紧邻的扫描线之间的局部上视示意图；

[0025] 图5是本发明的第二实施例的一种像素阵列基板的局部上视示意图；

[0026] 图6是图5的像素阵列基板沿B-B’线段的局部剖面示意图。

[0027] 主要元件符号说明

[0028] 100、200：像素阵列基板

[0029] 110、210：基板

[0030] 120、120A、120B、220：扫描线

[0031] 130、230：第一绝缘层

[0032] 140、240：数据线

[0033] 150、250：共用电极线

[0034] 160、260：像素结构

[0035] 161、261：主动元件（有源元件）

[0036] 162、262：像素电极

[0037] 170、270：第二绝缘层

[0038] 180、280：共用电极

[0039] 181、281：开口图案

[0040] 182、262a：狭缝

[0041] 290：第三绝缘层

[0042] W1、W2、W3、W4：接触开口

[0043] W5：贯穿开口

[0044] A1、A2：重叠区域

[0045] G：栅极

[0046] C：通道层

[0047] S：源极

[0048] D：漏极

具体实施方式

[0049] 图1是依照本发明的第一实施例的一种像素阵列基板的局部上视示意图。图2是图1的像素阵列基板沿A-A’线段的局部剖面示意图。请同时参考图1以及图2，像素阵列基板100包括一基板110、多条扫描线120、一第一绝缘层130、多条数据线140(图中仅绘示出其中一条)、多条共用电极线150、多个像素结构160、一第二绝缘层170以及一共用电极180。基板110的材质可以是玻璃、石英或是塑胶，基板110主要是用以承载上述的其他元件。前述的多条扫描线120配置于基板110上，而第一绝缘层130覆盖这些扫描线120。多条数据线140配置于第一绝缘层130上并且与这些扫描线120相交。

[0050] 如图1与图2中所绘示，多条共用电极线150配置于第一绝缘层130上，且这些共用电极线150与数据线140交替配置。其中，共用电极线150与扫描线120相交而定义出多个重叠区域A1。也就是说，在本实施例中，共用电极线150的延伸方向会相交于扫描线120的延伸方向，并且实质上可以平行于数据线140的延伸方向。如此，共用电极线150与扫描线120彼此交错处可以定义出这些重叠区域A1。

[0051] 像素阵列基板100中的多个像素结构160排列成阵列，且各像素结构160包括一主动元件161以及连接于主动元件161的一像素电极162。主动元件161由对应的一条扫描线120驱动并连接于对应的一条数据线140。第二绝缘层170覆盖数据线140、共用电极线150以及主动元件161，第二绝缘层170具有多个接触开口W1，位于重叠区域A1上。共用电极180通过接触开口W1电连接于共用电极线150，且与像素电极162的面积重叠。

[0052] 请参考图1，在接触开口W1的位置设计中，由于接触开口W1的位置是位于共用电极线150与扫描线120相交所定义出的重叠区域A1，接触开口W1的位置可以避免对像素阵列基板100的开口率造成影响，并且通过将共用电极线150与共用电极180电性相接，可以降低共用电极180的电阻值，使像素阵列基板100用于显示器中能提供良好的显示画面。

[0053] 请再参考图2，详细而言，本实施例的主动元件161包括了栅极G、通道层C、源极S以及漏极D。在本实施例中，栅极G、扫描线120、源极S、漏极D以及共用电极线150的材料可以是金属，例如铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)等金属或其合金。如图2的剖面示意图所绘示，栅极G与扫描线120是位于同一膜层中，源极S、漏极D、数据线140以及共用电极线150则是共同位于另一膜层中。位于同一膜层的栅极G与扫描线120可以在同一道光掩模制作工艺中制作，同样地，位于同一模层的源极S、漏极D、数据线140以及共用电极线150也可以在同一道光掩模制作工艺中制作。前述的第一绝缘层130介在这两个膜层之间，使两个膜层构成的具导电性质的元件能电性隔离。在本实施例中，第一绝缘层130的材料可以是无机材料(例如氧化硅、氮化硅或氮氧化硅)、有机材料或是由包含多种绝缘材料的堆叠层制作而成。

[0054] 承上所述，如图2的剖面示意图所绘示，在本实施例中，像素电极162是位于第一绝缘层130与第二绝缘层170之间，并且像素电极162直接的接触漏极D。因此，本实施例的像素结构160的制作方法可以是在制作源极S与汲汲D之后紧接着制作像素电极162。如此，第二绝缘层170覆盖像素电极162、源极S、漏极D以及通道层C，并且也覆盖数据线
140以及共用电极线150。所以第二绝缘层170可以使配置在其上的共用电极180与前述的其他元件作电性隔离。第二绝缘层170的材料与第一绝缘层130相似，故不再赘述。

[0055] 在本实施例中，像素电极162以及共用电极180的材料可以是透明导电材料，例如是铟锡氧化物、铟锌氧化物或铝锌氧化物(aluminum zonc oxide,AZO)。通过接触开口W1，位于不同膜层的共用电极180与共用电极线150可以电连接在一起。如此一来，原本由透明导电材料所制作的共用电极180所产生电阻值过大的问题，可以通过接触由金属材料构成的共用电极线150来改善。并且，在图2中，接触开口W1、共用电极线150与扫描线120在厚度方向上是重叠的。如前述，由于各接触开口W1的位置设计是在共用电极线150与扫描线120相交所定义出多个重叠区域A1中，使得共用电极180与共用电极线150两者连接的接触开口W1不会对像素阵列基板100的开口率产生负面的影响，亦即不会造成开口率的下降。如此一来，当像素阵列基板100用于显示器中，能提供更良好的显示画面。

[0056] 请再参考图1，共用电极180位于像素电极162远离于基板110的一侧且更具有多个狭缝182，其中这些狭缝182是对应于像素电极162的面积中。也就是说，这些狭缝182的面积实质上重叠于像素电极162的面积。在像素电极162与共用电极180通入电压之后，共用电极180以及像素电极162之间所形成的电场可以用来驱动液晶分子(图中未绘示)。换言之，本实施例是以边缘电场切换型(fringe field switching,FFS)液晶显示器的像素阵列基板为例进行说明。在本实施例中，狭缝182的图案形状为长条状，但本发明并不以此为限。在其他实施例中，狭缝182的图案形状可以为折曲(zigzag)状、波浪状或是其他形状。

[0057] 进一步而言，本实施例的共用电极180还具有多个开口图案181，且这些开口图案181至少暴露出主动元件161。各个开口图案181实质上是位于相邻两条共用电极线150之间，并且横跨于其中一条数据线140。因此，开口图案181甚至可以暴露出这些扫描线120在相邻两条共用电极线150间的部分区段。换言之，在本实施例中，开口图案181除了暴露出主动元件161之外，也暴露出部分的扫描线120，所以共用电极180与扫描线120之间以及共用电极180与主动元件161之间的寄生电容(parasitic capacitance)可有效地被降低，进而改善信号延迟及驱动负载较大等问题。

[0058] 另外，扫描线120的延伸方向可以定义为列方向而数据线140的延伸方向可以定义为栏方向。在本实施例中，同一条数据线140连接于两相邻栏的像素结构160，且同一列中相邻两个像素结构160连接于不同的扫描线120。因此，本实施例实质上是以半源极驱动(half source driving,HSD)架构的像素阵列基板100为例进行说明。在半源极驱动的架构下，由于两相邻栏的像素结构160是共用同一条数据线140，所以可以使像素阵列基板100中的数据线140数量减半，具有节省成本的优点。

[0059] 此外，在HSD架构下，相邻两列像素结构160之间设置有两条扫描线120。紧邻的这两条扫描线120之间的区域原本就不用以显示画面，是故前述的接触开口W1的位置可以至少一部分位于这两条扫描线120之间。换言之，接触开口W1的位置并不以图1中所绘示为限。

[0060] 因为扫描线120所在面积以及两条紧邻的扫描线120之间的面积都非用以进行显示画面的区域，将接触开口W1设置于这些位置皆可以降低接触开口W1对像素阵列基板100的开口率的影响。

[0061] 在本实施例中，紧邻的这两条扫描线120与其中一条共用电极线150相交而围出至少其中一重叠区域A1。重叠区域A1的范围可以定义为两条扫描线120与共用电极线150所重叠的面积所构成的区域或是定义为紧邻的两条扫描线120与共用电极线150的边界所围出来的区域，并且接触开口W1可以配置在这些重叠区域A1的任意位置中。

[0062] 举例而言，图3是接触开口位于两条紧邻的扫描线之间的局部上视示意图。如图3所绘示，接触开口W2的位置可以是介在两条紧邻的扫描线120之间。图3中所绘出的两个接触开口W2都是介在两条紧邻的扫描线120之间并且重叠于共用电极线150。当然，接触开口W2的位置并不以此为限。

[0063] 图4是接触开口的一部分位于两条紧邻的扫描线之间的局部上视示意图。如图4中所绘示，接触开口W3的一部分是位于两条紧邻的扫描线120A与120B之间，而另一部分是重叠于扫描线120A。接触开口W3的位置并不以此为限，接触开口W3也可以是一部分位于两条紧邻的扫描线120A与120B之间，而另一部分是重叠于扫描线120B。只要接触开口W3是位于重叠区域A1内，且重叠于共用电极线150，则接触开口W3的一部分可以是重叠于扫描线120A或是重叠于扫描线120B。虽然图4中的两个接触开口W3都是有一部分重叠于扫描线120A，但本发明并不以此为限。举例来说，可以是两个接触开口W3的其中一个的一部分重叠于120A，而另一个的一部分则重叠于120B，或是两个接触开口W3的一部分都是重叠于扫描线120B。

[0064] 图5是依照本发明的第二实施例的一种像素阵列基板的局部上视示意图。图6是图5的像素阵列基板沿B-B’线段的局部剖面示意图。请同时参考图5以及图6。像素阵列基板200包括一基板210、多条扫描线220、一第一绝缘层230、多条数据线240(图中仅绘示出其中一条)、多条共用电极线250、多个像素结构260、一第二绝缘层270以及一共用电极280。前述的多条扫描线220配置于基板210上，而第一绝缘层230覆盖这些扫描线220。
多条数据线240配置于第一绝缘层230上并且与这些扫描线220相交。

[0065] 多条共用电极线250配置于第一绝缘层230上，且这些共用电极线250与数据线240交替配置。其中，共用电极线250与扫描线220相交而定义出多个重叠区域A2。多个像素结构260排列成阵列，且各像素结构260包括一主动元件261以及连接于主动元件261的一像素电极262。主动元件261由对应的一条扫描线220驱动并连接于对应的一条数据线240。第二绝缘层270覆盖数据线240、共用电极线250以及主动元件261，第二绝缘层
270具有多个接触开口W4，位于重叠区域A2上。共用电极280通过接触开口W4电连接于共用电极线250，且与像素电极262的面积重叠。

[0066] 承上所述，第二实施例与第一实施例实质上相似，两者的差异主要在于各膜层的叠层顺序。请参考图6，在本实施例中，像素阵列基板200更包括一第三绝缘层290，第三绝缘层290覆盖共用电极280，且像素电极262位于第三绝缘层290上方。多个贯穿开口W5位于第三绝缘层290与第二绝缘层270中，以使像素电极262通过贯穿开口W5电连接于主动元件261。由图2以及图6的剖面图来比较，本实施例的像素电极262是位于共用电极280的上方(亦即像素电极262相较于共用电极280更远离于基板210)，而第一实施例的像素电极162则是位于共用电极180的下方(亦即共用电极180相较于像素电极162更远离于基板110)。因此，在本实施例中，像素电极262具有多个狭缝262a，在像素电极262与共用电极280通入对应的电压之后，像素电极262与共用电极280之间产生的电场可以用来驱动液晶分子(图中未绘示)，此部分与第一实施例相同，故不再赘述。另外，在本实施例中，第三绝缘层290配置在共用电极280以及像素电极262之间以将两者做电性隔离。

[0067] 在此，与第一实施例相同的是，主动元件261包括了栅极G、通道层C、源极S以及漏极D。在本实施例中，栅极G与扫描线220是位于同一膜层中，源极S、漏极D、数据线240以及共用电极线250则是共同位于另一膜层中。为了使像素电极262能电连接漏极D，贯穿开口W5贯穿像素电极262与漏极D之间的第二绝缘层270以及第三绝缘层290使两者可以接触。第三绝缘层290的材料可以是无机材料(例如氧化硅、氮化硅或氮氧化硅)、有机材料或是由包含绝缘材料及其他绝缘材料的堆叠层制作而成。

[0068] 在第二实施例中，各元件的材料与功能与第一实施例相同，以像素电极262、共用电极280与共用电极线250为例，像素电极262以及共用电极280可以是透明导电材料，而共用电极线250可以是金属。在本实施例中，利用位于重叠区域A2的接触开口W4使共用电极280与共用电极线250做电连接，可以达到使共用电极280的电阻降低的效果，其原理与第一实施例相似，故在此不再加以赘述。当然，接触开口W4位于共用电极线250与扫描线220所相交的重叠区域A2内，同样具有降低接触开口W4对开口率影响的效果。

[0069] 综上所述，本发明的像素阵列基板利用将接触开口配置在共用电极线与扫描线相交所定义出多个重叠区域中，以降低接触开口对像素阵列基板的开口率的影响。像素阵列基板中，共用电极是通过这些接触开口电连接于共用电极线，由于共用电极线的材料可以是金属材料，所以可以降低共用电极的电阻，避免影响显示品质。此外，像素阵列基板中各膜层的叠层配置具有多种设计，设计者可以将像素电极配置于共用电极之上，或是将共用电极配置于像素电极之上，故本发明的像素阵列基板更具有良好的设计弹性。

[0070] 虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

标题	发布/更新时间	阅读量
像素-专利编号CN110364554A	2020-05-12	849
像素-专利编号CN106486060A	2020-05-11	692
像素结构-专利编号CN109686299B	2020-05-13	213
像素结构-专利编号CN111090198A	2020-05-13	74
像素阵列-专利编号CN111009185A	2020-05-13	400
像素-专利编号CN104834141A	2020-05-11	547
像素-专利编号CN101183196B	2020-05-11	648
像素-专利编号CN104834141B	2020-05-12	549
像素-专利编号CN107038999A	2020-05-12	507
像素-专利编号CN108231001A	2020-05-11	557

像素阵列基板

像素阵列基板

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式