半导体集成电路器件专利检索-集电体蓄电池电池与电池专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

半导体集成电路器件

阅读：581发布：2021-02-26

IPRDB可以提供半导体集成电路器件专利检索，专利查询，专利分析的服务。并且本发明揭示一种半导体集成电路器件,包括形成多晶硅层(43)以便到达全部单元晶胞的电源/GND专用的有源区域(23)、(32),构成MOS电容。也就是说,借助于在取基板电位的扩散层上配置多晶硅层(43),得到去耦电容。因此,能抑制电源噪声。本发明提供了能具有不要特别的面积、仅在已有的区域吸收电源噪声的去耦电容的半导体集成电路器件。，下面是半导体集成电路器件专利的具体信息内容。

权利要求

1.一种半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中配置多晶硅层以便到达电源/GND专用的P+有源区域、得到去耦电容，能抑制电源噪声。

2.一种半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中邻接配置3根多晶硅布线以便使用压焊块及其外侧空的区域、围绕LSI芯片整体一周、得到多晶硅布线的MOS电容和边缘电容，能抑制电源噪声。

3.一种半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中在LSI芯片的角部配置多晶硅布线、得到去耦电容，能抑制电源噪声。

4.一种半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中配置电源环状干线以便围绕LSI芯片的中央单元一周、使用该电源环状干线区域并配置多晶硅布线，得到去耦电容，能抑制电源噪声。

5.一种半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中在LSI芯片的压焊块区域部分上配置多晶硅布线、得到去耦电容，能抑制电源噪声。

说明书全文

本发明涉及具有半定制大规模集成电路(LSI)的电源噪声吸收功能的半导体集成电路器件。

一般地，在LSI芯片的中央单元和I/O单元之间的各边上设置专用配置区域、用MOS构成去耦电容、吸收电源噪声，构成以往的半导体集成电路器件。

图14表示以往有关的半定制LSI的单元晶胞(unit cell)的平面图。

在图14中，1表示一部分单元晶胞，由P型晶体管2和N型晶体管11组成，在P型晶体管2上形成用于取基板电位的N-扩散层3，4是该N-扩散层3内的N +有源区域，5是P型基板，6是N阱，7是栅，8是P-扩散层，9是该P-扩散层8内的P+有源区域，10是VDD布线。

另一方面，在N型晶体管11中形成用于取基板电位的P-扩散层12，13是该P-扩散层12内的P+有源区域，14是N-扩散层，15是N-扩散层14内的N+ 有源区域，16是栅，17是VSS布线。

然而，为构成能吸收电源噪声的去耦电容，必须在LSI芯片上取大的面积。在谋求半定制LSI的LSI芯片的高集成度化为一个重要因素的领域中，特别地设置这样的面积成为能在LSI芯片上装载的栅减少的大问题。

因此，本发明的目的在于提供能具有不要特别的面积、仅在已有的区域吸收电源噪声的去耦电容的半导体集成电路器件。

为达到前述目的，本发明的半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中配置多晶硅层以便到达电源/GND专用的P+有源区域、得到去耦电容，能抑制电源噪声。

这样，用仅变更已有的半定制LSI的下层的多层硅层、完全不会影响布线层、而且使用以往未使用的空的区域，特别、对于已有的半定制LSI不会成为缺点、能得到大的去耦电容，并能抑制电源噪声。

本发明的半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中邻接配置3根多晶硅布线以便使用压焊块及其外侧空的区域、围绕LSI芯片整体一周、得到多晶硅布线的MOS电容和边缘电容，能抑制电源噪声。

这样，由于第2多晶硅布线的MOS电容、和第2多晶硅布线与第1多晶硅布线之间以及第2多晶硅布线与第3多晶硅布线之间的边缘(邻接)电容，能得到大的去耦电容，并能抑制电源噪声。

本发明的半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中在LSI芯片的角部配置多晶硅布线、得到去耦电容，能抑制电源噪声。

这样，借助于在LSI芯片的角部配置多晶硅布线，能得到大的去耦电容，并能抑制电源噪声。

本发明的半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中配置电源环状干线以便围绕LSI芯片的中央单元一周、使用该电源环状干线区域并配置多晶硅布线，得到去耦电容，能抑制电源噪声。

这样，借助于在半定制LSI的单元晶胞中配置电源环状干线以便围绕LSI芯片的中央单元一周、使用该电源环状干线区域并配置多晶硅布线，得到去耦电容，能抑制电源噪声。

本发明的半导体集成电路器件，其特征在于，借助于在半定制LSI的单元晶胞中在LSI芯片的压焊块区域部分上配置多晶硅布线、得到去耦电容，能抑制电源噪声。

这样，借助于在半定制LSI的单元晶胞中在LSI芯片的压焊块区域部分上配置有源区域和多晶硅布线层、得到去耦电容，能抑制电源噪声。

图1表示本发明实施例1的半定制LSI的单元晶胞的平面图。

图2是图1中A-B线剖视图。

图3是图2的一部分的等价电路图。

图4表示本发明实施例2的半定制LSI的芯片的概略平面图。

图5表示本发明实施例2的半定制LSI的芯片的角部(A部)的放大概略平面图。

图6是图5中B部的放大平面图。

图7表示本发明实施例3的半定制LSI的芯片的概略平面图。

图8表示本发明实施例3的半定制LSI的芯片的角部(A部)的放大概略平面图。

图9是图8的角部(C部)的进一步放大平面图。

图10表示本发明实施例4的半定制LSI的芯片的概略平面图。

图11表示本发明实施例4的半定制LSI的芯片的D部(电源环状干线单元) 的放大概略平面图。

图12表示本发明实施例5的半定制LSI的芯片的概略平面图。

图13表示本发明实施例5的半定制LSI的芯片的角部的放大概略平面图。

图14表示以往的半定制LSI的单元晶胞的平面图。

下面，参照附图对本发明的实施例进行说明。

实施例1

图1表示本发明实施例1的半定制LSI的单元晶胞的平面图，图2是图1中 A-B线剖视图，图3是图2的一部分的等价电路图。

在这些图中，20是P型晶体管，21是P型基板，22是N阱，24是该N- 扩散层23内的N+有源区域，25是P-扩散层，26是该P-扩散层25内的P+有源区域，27是栅，28是VDD布线。

在N型晶体管30中，31是P-扩散层，32是该P-扩散层31内的P+有源区域，33是N-扩散层，34是该N-扩散层33内的N+有源区域，35是门电路，36 是VSS布线。

因此，形成多晶硅层43以便到达全部单元晶胞的电源/GND专用的有源区域 24、32，构成MOS电容。也就是说，借助于在取基板电位的扩散层上配置多晶硅层43，得到去耦电容。因此，能抑制电源噪声。此外，在图2中，41是栅氧化膜，42是场氧化膜。

这样，在P+有源区域32和多晶硅膜43之间、N+有源区域23和多晶硅膜 43之间形成MOS电容。

而且，场氧化膜42上的多晶硅层43起到桥渡这两个MOS电容的作用，如图3所示，构成串联连接两个MOS电容形状的去耦电容。

由于这种结构，在实施例1中，因仅变更已有的半定制LSI的下层的多晶硅层、完全不会影响布线层、而且使用以往未使用的空的区域，特别、对于已有的半定制LSI不会成为缺点、能得到大的去耦电容。

因此，借助于在半定制LSI的单元晶胞中配置多晶硅层以便到达电源/GND 专用的P+有源区域、得到去耦电容，能抑制电源噪声。

实施例2

接着，对本发明的实施例2进行说明。

图4表示本发明实施例2的半定制LSI的芯片的概略平面图，图5表示该定制LSI的芯片的角部(A部)的放大概略平面图，图6是图5中B部的放大平面图。

在图4中，半定制LSI的芯片由央单元51、I/O单元52、角部(A部)53、电源环状干线54、邻接的3根多晶硅布线55组成。

如图5所示，使用压焊块56、57(与VDD连接的压焊块56、与GND连接的压焊块57)及其压焊块间空的区域，用最小布线间隔配置邻接的3根多晶硅布线55、以便围绕LSI芯片整体一周。

如图6所示，示出了邻接的3根多晶硅布线、即第1多晶硅布线55A、第2 多晶硅布线55B、第3多晶硅布线55C、和从压焊块56、57引出的一层布线 61、63。此外，62、64是接触孔，65是N阱。

下面，对其结构进行说明。

利用布局布线系统，用布线工序配置VDD/GND晶胞。然后，自动地安置 VDD晶胞时，在第2多晶硅布线55B中、用一层布线61和接触孔62连接。自动地安置GND晶胞时，在第1多晶硅布线55A和第3多晶硅布线55C中、用一层布线63和接触孔64连接。此外，在第2多晶硅布线55B下面安置N+有源区域，在第1多晶硅布线55A和第3多晶硅布线55C下面，安置P+有源区域，而且，用N阱分离基板。

根据前述结构、得到MOS电容。

由于这种结构，在实施例2中，由于第2多晶硅布线55B的MOS电容、和第2多晶硅布线55B与第1多晶硅布线55A之间以及第2多晶硅布线55B与第3 多晶硅布线55C之间的边缘(邻接)电容，能得到大的去耦电容

因此，借助于在半定制LSI的单元晶胞中邻接配置3根多晶硅布线55A、 55B、55C以便使用压焊块及其外侧空的区域、围绕LSI芯片整体一周、得到多晶硅布线的MOS电容和边缘电容，能抑制电源噪声。

实施例3

接着，对本发明的实施例3进行说明。

图7表示本发明实施例3的半定制LSI的芯片的概略平面图，图8表示该半定制LSI的芯片的角部(A部)的放大概略平面图，图9是图8的角部(C部)的进一步放大平面图。

因半定制LSI的芯片的概略结构、该半定制LSI的芯片的角部(A部)的概略结构与实施例2相同，所以在相同的部分上标上相同的标号并省略其说明。

如图9所示，为了用固定的VDD压焊块71围住N阱72，在用一层布线73 围住的地方用接触孔74连接P+有源区域78。为了从固定的GND压焊块75引出二层布线76，用接触孔74和第2穿通孔(VIA2)79连接多晶硅层77。此外，在该多晶硅层77的下面安置P+有源区域78，而且用N阱72分离基板。

这样，借助于在LSI芯片的角部配置多晶硅布线，能得到大的去耦电容，并能抑制电源噪声。

根据前述结构、能得到MOS电容。

实施例4

接着，对本发明的实施例4进行说明。

图10表示本发明实施例4的半定制LSI的芯片的概略平面图，图11表示该半定制LSI的芯片的D部(电源环状干线单元)的放大概略平面图。

因图10所示的半定制LSI的的概略结构与实施例2相同，所以在相同的部分上标上相同的标号并省略其说明。

与第2实施例和第3实施例相同，如图11所示，借助于在电源环状干线54 区域的下面，形成有源层81，并用多晶硅层82覆盖其上，得到MOS电容。此外，83是VDD布线，84是GND布线。

这样，借助于在半定制LSI的单元晶胞中配置电源环状干线54以便围绕LSI 芯片的中央单元51一周、使用该电源环状干线54区域并配置多晶硅布线，得到去耦电容，能抑制电源噪声。

实施例4与实施例2和实施例3相同，借助于在I/O单元52区域的下面形成有源层，在其上覆盖多晶硅层，能得到MOS电容。

实施例5

接着，对本发明的实施例5进行说明。

图12表示本发明实施例5的半定制LSI的芯片的概略平面图，图13表示该半定制LSI的芯片的角部的放大概略平面图。

因图12所示的半定制LSI的的概略结构与实施例2相同，所以在相同的部分上标上相同的标号并省略其说明。

在本实施例中，借助于在半定制LSI的单元晶胞中在LSI芯片的压焊块91 区域部分上配置多晶硅布线层和有源区域92、得到去耦电容，能抑制电源噪声。

这样，借助于使用以往半定制LSI中未使用的空的区域，能得到大的去耦电容。

此外，本发明不限于前述实施例，基于本发明宗旨的种种变形，都包含在本发明的范围之中。

如前详细所述，采用本发明，则能达到以下的效果。

采用如权利要求1所述本发明，则仅变更已有的半定制LSI的下层的多晶硅层、完全不会影响布线层、而且使用以往未使用的空的区域，特别、对于已有的半定制LSI不会成为缺点、能得到大的去耦电容，并能抑制电源噪声。

采用如权利要求2所述本发明，则由于第2多晶硅布线的MOS电容、和第2 多晶硅布线与第1多晶硅布线之间以及第2多晶硅布线与第3多晶硅布线之间的边缘(邻接)电容，能得到大的去耦电容，并能抑制电源噪声。

采用如权利要求3所述本发明，则借助于在LSI芯片的角部配置多晶硅布线，能得到大的去耦电容，并能抑制电源噪声。

采用如权利要求4所述本发明，则借助于在半定制LSI的单元晶胞中配置电源环状干线以便围绕LSI芯片的中央单元一周、使用该电源环状干线区域并配置多晶硅布线，得到去耦电容，能抑制电源噪声。

采用如权利要求5所述本发明，则借助于在半定制LSI的单元晶胞中在LSI 芯片的压焊块区域部分上配置有源区域和多晶硅布线层、得到去耦电容，能抑制电源噪声。

标题	发布/更新时间	阅读量
集电体-专利编号CN102971897A	2020-05-11	219
电池集电体-专利编号CN105958078B	2020-05-13	103
集电体-专利编号CN106992302A	2020-05-11	200
电池集电体-专利编号CN105958078A	2020-05-12	670
电池集电体-专利编号CN101425566B	2020-05-12	146
电池集电体-专利编号CN101425567B	2020-05-13	437
电池集电体-专利编号CN101425567A	2020-05-13	900
电池集电体-专利编号CN101425566A	2020-05-12	435
集电体-专利编号CN102971898B	2020-05-11	547
集电体-专利编号CN102971898A	2020-05-11	161

半导体集成电路器件

本发明涉及具有半定制大规模集成电路(LSI)的电源噪声吸收功能的半导体集成电路器件。

IPRDB

热门服务

关于我们

友情链接

联系方式

半导体集成电路器件

本发明涉及具有半定制大规模集成电路(LSI)的电源噪声吸收功能的半导体 集成电路器件。

IPRDB

热门服务

关于我们

友情链接

联系方式

本发明涉及具有半定制大规模集成电路(LSI)的电源噪声吸收功能的半导体集成电路器件。