专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07671625B1 Omnibus logic element 有权
标题翻译：综合逻辑元素
公开(公告)号：US07671625B1
公开(公告)日：2010-03-02
申请号：US12043087
申请日：2008-03-05
申请人： James Schleicher , Richard Yuan , Bruce Pedersen , Sinan Kaptanoglu , Gregg Baeckler , David Lewis , Michael Hutton , Andy Lee , Rahul Saini , Henry Kim
发明人： James Schleicher , Richard Yuan , Bruce Pedersen , Sinan Kaptanoglu , Gregg Baeckler , David Lewis , Michael Hutton , Andy Lee , Rahul Saini , Henry Kim
IPC分类号： H03K19/177
CPC分类号： H03K19/17728 , G06F7/50 , H03K19/017581
摘要： Disclosed is an LE that can provide a number of advantageous features. For example, the LE can provide efficient and flexible use of LUTs and input sharing. The LE may also provide for flexible use of one or more dedicated adders and include register functionality.
摘要翻译：公开了可以提供许多有利特征的LE。例如，LE可以提供LUT和输入共享的高效灵活的使用。 LE还可以灵活地使用一个或多个专用加法器并且包括寄存器功能。

2. 发明授权

US07355442B1 Dedicated crossbar and barrel shifter block on programmable logic resources 有权
标题翻译：专用的横杆和桶形移位器块可编程逻辑资源
公开(公告)号：US07355442B1
公开(公告)日：2008-04-08
申请号：US11371451
申请日：2006-03-08
申请人： Michael Hutton , Sinan Kaptanoglu
发明人： Michael Hutton , Sinan Kaptanoglu
IPC分类号： G06F7/38 , H03K19/177
CPC分类号： H03K19/17736 , G06F5/01 , G06F7/766 , H03K19/17732
摘要： A dedicated hardware block is provided for implementing crossbars and/or barrel shifters in programmable logic resources. Crossbar and/or barrel shifter circuitry may replace one or more rows, one or more columns, one or more rectangles, or any combination thereof of programmable logic regions on a programmable logic resource. The functionality of the crossbar and/or barrel shifter circuitry can further be improved by implementing time-multiplexing.
摘要翻译：提供专用硬件块用于在可编程逻辑资源中实现十字路口和/或桶形移位器。横杆和/或桶形移位器电路可以替代可编程逻辑资源上的可编程逻辑区域的一行或多行，一列或多列，一个或多个矩形或其任意组合。可以通过实施时间复用来进一步改进交叉开关和/或桶形移位器电路的功能。

3. 发明申请

US20070063732A1 Area efficient fractureable logic elements 有权
$Area efficient fractureable logic elements$
标题翻译：区域有效的可断裂逻辑元件
公开(公告)号：US20070063732A1
公开(公告)日：2007-03-22
申请号：US11234538
申请日：2005-09-22
申请人： Sinan Kaptanoglu , Bruce Pedersen , James Schleicher , Jinyong Yuan , Michael Hutton , David Lewis
发明人： Sinan Kaptanoglu , Bruce Pedersen , James Schleicher , Jinyong Yuan , Michael Hutton , David Lewis
IPC分类号： H03K19/177
CPC分类号： H03K19/1737
摘要： A fracturable logic element includes a first, second, third, and fourth two-input lookup tables (2-LUTs). Each 2-LUT includes four memory elements. Each memory element is configured to hold one data bit. The fracturable logic element also includes a set of six inputs and a control circuit configured to operate in a first mode and a second mode. When the control circuit operates in the first mode, a first combinatorial output is generated using four of the set of six inputs and the first, second, third, and fourth 2-LUTs. When the control circuit operates in the second mode, a second combinatorial output is generated using a first subset of three of the set of six inputs and the first and second 2-LUTS. Additionally, when the control circuit operates in the second mode, a third combinatorial output is generated using a second subset of three of the set of six inputs and the third and fourth 2-LUTs, the first and second subsets being non-intersecting subsets of the set of six inputs.
摘要翻译：可分解逻辑元件包括第一，第二，第三和第四双输入查找表（2-LUT）。每个2-LUT包括四个存储元件。每个存储器元件被配置为保持一个数据位。可分解逻辑元件还包括一组六个输入和被配置为在第一模式和第二模式下操作的控制电路。当控制电路在第一模式下工作时，使用六个输入和第一，第二，第三和第四2-LUT中的四个产生第一组合输出。当控制电路在第二模式下操作时，使用该组六个输入和第一和第二2-LUTS中的三个的第一子集来生成第二组合输出。另外，当控制电路在第二模式下工作时，使用六组输入和第三和第四2-LUT组中的三个的第二子集来产生第三组合输出，第一和第二子集是不相交的子集一组六个输入。

4. 发明授权

US08082526B2 Dedicated crossbar and barrel shifter block on programmable logic resources 有权
标题翻译：专用的横杆和桶形移位器块可编程逻辑资源
公开(公告)号：US08082526B2
公开(公告)日：2011-12-20
申请号：US12069830
申请日：2008-02-12
申请人： Michael Hutton , Sinan Kaptanoglu
发明人： Michael Hutton , Sinan Kaptanoglu
IPC分类号： G06F17/50
CPC分类号： H03K19/17736 , G06F5/01
摘要： A dedicated hardware block is provided for implementing crossbars and/or barrel shifters in programmable logic resources. Crossbar and/or barrel shifter circuitry may replace one or more rows, one or more columns, one or more rectangles, or any combination thereof of programmable logic regions on a programmable logic resource. The functionality of the crossbar and/or barrel shifter circuitry can further be improved by implementing time-multiplexing.
摘要翻译：提供专用硬件块用于在可编程逻辑资源中实现十字路口和/或桶形移位器。横杆和/或桶形移位器电路可以替代可编程逻辑资源上的可编程逻辑区域的一行或多行，一列或多列，一个或多个矩形或其任意组合。可以通过实施时间复用来进一步改进交叉开关和/或桶形移位器电路的功能。

5. 发明申请

US20080136449A1 Dedicated crossbar and barrel shifter block on programmable logic resources 有权
公开(公告)号：US20080136449A1
公开(公告)日：2008-06-12
申请号：US12069830
申请日：2008-02-12
申请人： Michael Hutton , Sinan Kaptanoglu
发明人： Michael Hutton , Sinan Kaptanoglu
IPC分类号： H03K19/173 , G06F7/00
CPC分类号： H03K19/17736 , G06F5/01
摘要： A dedicated hardware block is provided for implementing crossbars and/or barrel shifters in programmable logic resources. Crossbar and/or barrel shifter circuitry may replace one or more rows, one or more columns, one or more rectangles, or any combination thereof of programmable logic regions on a programmable logic resource. The functionality of the crossbar and/or barrel shifter circuitry can further be improved by implementing time-multiplexing.

6. 发明授权

US07042248B1 Dedicated crossbar and barrel shifter block on programmable logic resources 失效
标题翻译：专用的横杆和桶形移位器块可编程逻辑资源
公开(公告)号：US07042248B1
公开(公告)日：2006-05-09
申请号：US10454728
申请日：2003-06-03
申请人： Michael Hutton , Sinan Kaptanoglu
发明人： Michael Hutton , Sinan Kaptanoglu
IPC分类号： H03K19/177
CPC分类号： H03K19/17736 , G06F5/01 , G06F7/766 , H03K19/17732
摘要： A dedicated hardware block is provided for implementing crossbars and/or barrel shifters in programmable logic resources. Crossbar and/or barrel shifter circuitry may replace one or more rows, one or more columns, one or more rectangles, or any combination thereof of programmable logic regions on a programmable logic resource. The functionality of the crossbar and/or barrel shifter circuitry can further be improved by implementing time-multiplexing.
摘要翻译：提供专用硬件块用于在可编程逻辑资源中实现十字路口和/或桶形移位器。横杆和/或桶形移位器电路可以替代可编程逻辑资源上的可编程逻辑区域的一行或多行，一列或多列，一个或多个矩形或其任意组合。可以通过实施时间复用来进一步改进交叉开关和/或桶形移位器电路的功能。

7. 发明授权

US08990757B2 Dedicated interface architecture for a hybrid integrated circuit 有权
标题翻译：专用于混合集成电路的接口架构
公开(公告)号：US08990757B2
公开(公告)日：2015-03-24
申请号：US12114143
申请日：2008-05-02
申请人： King W. Chan , William C. T. Shu , Sinan Kaptanoglu , Chi Fung Cheng
发明人： King W. Chan , William C. T. Shu , Sinan Kaptanoglu , Chi Fung Cheng
IPC分类号： G06F17/50 , H03K19/177 , G06F15/78
CPC分类号： H03K19/177 , G06F15/7867
摘要： An interface design for a hybrid IC that utilizes dedicated interface tracks to allow signals to interface distributively with the logic blocks of the FPGA portion providing for faster and more efficient communication between the FPGA and ASIC portions of the hybrid IC.
摘要翻译：用于混合IC的接口设计，其利用专用接口轨道来允许信号与FPGA部分的逻辑块分布地接口，从而提供混合IC的FPGA和ASIC部分之间的更快更有效的通信。

8. 发明授权

US07944238B2 (N+1) input flip-flop packing with logic in FPGA architectures 有权
标题翻译：（N + 1）输入触发器封装，具有FPGA架构中的逻辑
公开(公告)号：US07944238B2
公开(公告)日：2011-05-17
申请号：US12717315
申请日：2010-03-04
申请人： Sinan Kaptanoglu
发明人： Sinan Kaptanoglu
IPC分类号： G06F7/38 , H03K19/177
CPC分类号： H03K19/1737 , H03K19/17728
摘要： A logic module and flip-flop includes input multiplexers having data inputs coupled to routing resources. A clock multiplexer has inputs coupled to clock resources, and an output. An input-select multiplexer has a first input coupled to the output of an input multiplexer. A flip-flop has a clock input coupled to the output of the clock multiplexer, and a data output coupled to an input of the input-select multiplexer. A logic module has data inputs coupled to the output of the input select multiplexers. A flip-flop multiplexer is coupled to the data input of the flip-flop, and has inputs input coupled to the output of the first input multiplexer, the data output of the logic module, and a third input coupled to routing resources.
摘要翻译：逻辑模块和触发器包括具有耦合到路由资源的数据输入的输入多路复用器。时钟复用器具有耦合到时钟资源的输入和输出。输入选择多路复用器具有耦合到输入多路复用器的输出的第一输入。触发器具有耦合到时钟复用器的输出的时钟输入和耦合到输入选择多路复用器的输入的数据输出。逻辑模块具有耦合到输入选择多路复用器的输出的数据输入。触发器多路复用器耦合到触发器的数据输入，并具有耦合到第一输入多路复用器的输出，逻辑模块的数据输出和耦合到路由资源的第三输入的输入输入。

9. 发明授权

US07924052B1 Field programmable gate array architecture having Clos network-based input interconnect 有权
标题翻译：具有基于Clos网络的输入互连的现场可编程门阵列结构
公开(公告)号：US07924052B1
公开(公告)日：2011-04-12
申请号：US12361835
申请日：2009-01-29
申请人： Wenyi Feng , Jonathan Greene , Sinan Kaptanoglu
发明人： Wenyi Feng , Jonathan Greene , Sinan Kaptanoglu
IPC分类号： H01L25/00
CPC分类号： H03K19/17736
摘要： A cluster internal routing network for use in a programmable logic device with a cluster-based architecture employs a Clos network-based routing architecture. The routing architecture is a multi-stage blocking architecture, where the number of inputs to the first stage exceeds the number of outputs from the first stage.
摘要翻译：在具有基于群集的架构的可编程逻辑设备中使用的集群内部路由网络采用基于Clos网络的路由架构。路由架构是多级阻塞架构，其中第一级的输入数量超过了第一级的输出数量。

10. 发明授权

US07308671B1 Method and apparatus for performing mapping onto field programmable gate arrays utilizing fracturable logic cells 有权
$Method and apparatus for performing mapping onto field programmable gate arrays utilizing fracturable logic cells$
标题翻译：用于利用可分解逻辑单元进行现场可编程门阵列映射的方法和装置
公开(公告)号：US07308671B1
公开(公告)日：2007-12-11
申请号：US11005969
申请日：2004-12-06
申请人： Jinyong Yuan , Sinan Kaptanoglu
发明人： Jinyong Yuan , Sinan Kaptanoglu
IPC分类号： G06F17/50
CPC分类号： G06F17/5054
摘要： A method for designing a system on a field programmable gate array (FPGA) includes performing mapping with a plurality of passes where a different assumption is made with respect to a property of the FPGA during each pass.
摘要翻译：用于在现场可编程门阵列（FPGA）上设计系统的方法包括执行多次通过的映射，其中在每次通过期间针对FPGA的属性进行不同的假设。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式